DSO.ai
由人工智慧驅動的設計應用
瞭解更多 →
加速物聯網設計：萬物智能時代下的低功耗設計
與無處不在的技術生態系統進行互動，已是多數人的日常。從健身追蹤裝置、智慧吸塵器及半自動駕駛車，乃至每日早晨喚醒我們的智慧家居設備，不可否認，物聯網(IoT)的普及已滲透日常生活的各方面。而隨手可及的即時連線背後，關鍵核心在於強大的雲端計算和機器學習技術。它們仰賴物聯網可運用有線和無線方式，在網路或資料中心之間傳輸大量資料的能力而蓬勃發展。
此類彼此互連且能即時反應的物聯網裝置已存在相當長的一段時間。但近年來，隨著裝置間相互通訊能力與雲端連結發展，更釋放出全新技術的潛在可能性。IDC指出，2019年聯網設備數量為226億台，預計2025年時將增加至750億台，屆時預計將有180皆位元組(zettabyte)的資料消耗量，這是一個可預見的發展方向。
因應消費者對於物聯網裝置日益增加的輕巧便攜和即時反應需求，系統單晶片(SoC)設計工程師通常需要在連接性、安全性、個人化和感測器處理等功能之間做出艱難的取捨，以達到令人滿意的電池壽命。
對於旨在於將低功耗(Low power)特性融入設計的開發團隊而言，運用全方位IP解決方案與延續性創新周期，以開發出高效資料處理、超小外形尺寸並支援多種無線網路標準的晶片，將是至關重要的面向。如今設計團隊正在重新探索過去擱置的多種方式，以盡量提升設計的功耗效率和效能。也就是說，我們現在才剛要開始準備開發每種相關技術的潛能。
繼續閱讀本文，了解更多關於低功耗設計的需求、應該考量的關鍵設計技術、擴展物聯網應用的挑戰和機會，以及無所不在的連結將推動次世代物聯網設計的原因。
連結全世界的設計
物聯網的美妙之處在於能夠使裝置無遠弗屆地交換資料，並以前所未有的方式進行控制管理。在過去，物理距離是插入式機械或電子裝置進行功能協作的關鍵先決條件，距離遠近將限制其控制範圍和方式。而今，具備先進通訊功能的微處理器創造出更大規模的物聯網系統，並以大量的「邊緣裝置(edge device)」取代剛性物理系統的障礙。
傳統上，物聯網設計團隊的唯一目標是降低成本而非功耗。雖然降低功耗有一定重要性，但當面臨將降低成本列為最主要的優先項目時，設計人員只能被迫忽略低功耗特性，以滿足預算要求。然而時至今日，垂直整合系統公司認為降低功耗，能夠為總持有成本(total cost of ownership)帶來助益。對其而言，隨著時間推移，能耗會遠遠超過晶片的單位成本，因此其優先考慮的是低功耗，並與高效能和高效率處理功能結合，而不僅只於降低晶片成本。此舉徹底改變整個遊戲規則。簡言之，低功耗、延長電池壽命和將能源足跡(energy footprint)最小化等市場價值不斷增加，已改變人們對於功耗的重視度。
而智慧技術(例如AI)的進步，使團隊能夠聚焦在特定任務範圍，並優化每一瓦的功率。
我們需要多種人工智慧演算法和額外的彈性來因應新興市場的需求。這將使系統工程師能夠深入瞭解如何優化晶片功率，並將權衡取捨的指標從超高彈性及超低成本，轉移到較低彈性及較低功耗。
低功耗設計之需求
全球各地的企業都在推動具備更多功能的手持便攜式電池供電工具。「降低功耗以延長電池壽命」是為這類產品帶來差異化的關鍵因素，也會對終端應用產生至關重要的影響。
本質上，低功耗設計的目標是盡量減少功耗的動態和靜態組成(component)。動態功率由切換功率(switching power)和短路功率(short-circuit power)組成，而靜態功率則是由無訊號活動時流過電路的漏電流(leakage)構成。這些功率元件中每一項數值都與頻率、峰值電流、電壓、轉換時間、漏電流、電容負載和開關活動等因素直接相關。
電壓值越高，零組件消耗的功率就越多。為了在消耗最少功率的同時達成所需的性能，我們會通過各種低功耗技術和方法測試每項因素的權衡取捨，以滿足激烈極端的市場需求。
決定插入式物聯網裝置是否需搭載專門設計的冷卻系統或散熱器時，縮短關閉/睡眠狀態轉換到開啟/活動狀態所需的時間是一項關鍵參數，電力成本也可能因此而增加。例如，由於每個晶片對系統皆具有重大影響，在平行系統的伺服器叢集中更新使用低功耗IC，將可顯著節省功耗和成本。
採購團隊過往的主要目標是找出降低晶片成本和整合連結性的最佳方法；但要成功實現這兩個參數是一項艱鉅挑戰，原因在於需要有額外記憶體和周邊設備來支持相關需求。
隨著AI日益普及，我們預期將產生更多針對特定應用專屬的任務，並為SoC設計團隊帶來優化特定設計功能和元件的契機。與智慧型手機市場有所不同，這些設計需適用於多種實際應用，以確保應用的數量與設計所投入的資源相稱，這也使得降低成本更具挑戰性。
低功耗設計關鍵技術
IoT邊緣裝置內部的底層晶片基本上會執行三大關鍵功能：感測、處理及通訊。市場對IoT設備的高效能、長電池壽命和移動性的需求不斷增加，也因此重新激起業界對低功耗設計的濃厚興趣。
針對低功耗進行設計時，可採用多項技術：
- 時脈閘控(Clock Gating)：於邏輯合成(logic synthesis)期間執行，具備「致能(enable)」輸入的正反器(flip flop)會被優化做時脈閘控裝置。該技術會減少對多功器(multiplexers)的需求以節省大量面積，並減少整體開關活動，盡量降低動態功耗。
- 多電壓域(Multi Voltage Domain)：利用此技術，可根據性能特性將晶片功能區分至不同電壓域。並依實際應用來考量晶片各模塊的電壓高低需求，以達成最佳執行成果，而不必將整個區域歸類為高性能。這將有助於降低動態和靜態功耗。
- 電源閘控(Power Gating)：與晶片/系統層級的多電壓方法類似，IC中的功能會根據其電源域區分為多個模塊。電源閘控可有效地完全關閉模塊電源，實現靜態及動態節能。
- 狀態保留暫存器(Register Retention)：通常與電源閘控技術一起使用。當模塊關閉時，其中的正反器子集或所有正反器都會保存其先前的數值，並於啟用時恢復該數值。減少恢復模塊原始狀態所需的時間和步驟，既可以節省功率，也能改善整體啟動時間。
除上述技術並將其組合使用外，尚有許多更先進的技術以達成低功耗設計，例如製程節點選擇、選用客製化處理器以獲得更高效能、良好偏壓(well biasing)、無控腳保存資料正反器(zero-pin retention flops)、耦合系統差異部份、動態電壓頻率調節(DVFS)，以及自適化電壓和頻率調節(AVFS)等。舉例來說，現今許多處理器的模塊，會使用具備較低電壓和電源閘控的模塊，並搭載絕緣、保存和電壓/電平轉換器(level shifter)。
最新無線網路解決方案
如今，無線網路應用上已發展出多項協定。每一項協定針對不同應用都有其獨特優勢，系統設計人員可依據需求選擇。
其中有些協定是基於低處理能力無線技術(例如低功耗藍牙)，可降低功耗和成本，同時保持與傳統藍牙相似的功能範圍。
根據IEEE 802.15.4 標準規範，其中的Zigbee和Thread兩種協定可提供短距離的低數據速率連結，並且與其他專有協定一起取得顯著進展。雖然不同標準可能具有不同的管理標準和功能，包括安全、定位服務和音頻，但是基本上，它們都可以支援更大頻寬、更多裝置互連等日益成長的需求。幾乎所有最新SoC設計都以最快速度採用更新的無線標準，例如Wi-Fi 6，以利於在擁塞區域提供更快的速度和更好的效能。
隨著Wi-Fi 6E逐漸普及、而更先進的Wi-Fi 7可望在不久後的未來問世，開創出前所未見的高速頻寬創新和發展空間，亦催生了對低功耗的全新要求。
利用高品質IP加速IoT SoC設計成功
客戶有多種選擇可以評估如何最大化處理能力(throughput)，並讓設計團隊能夠在功耗、面積、成本或效能之間進行權衡。從處理器、編譯器、RAM、基礎 IP到界面IP都將具備節能特性，並根據終端應用需求作出不同取捨。
多年來，新思科技一直致力於前瞻技術發展，並推出全方位IP解決方案Synopsys DesignWare® IP，讓SoC團隊能夠更快速地實現物聯網設計需求，並顯著降低風險。該產品組合包括經過晶片驗證的有線和無線界面IP、數據轉換器、安全IP、低功耗嵌入式記憶體和邏輯庫(logic libraries)、高能效處理器核心以及整合式IP子系統。
新思科技在IP品質和全面技術支援方面的廣泛投資，也拓展了客戶市場，讓更多客戶能夠採用最適合其所需的設計工具。基於最新的配置和業界標準，我們會持續支持產業對PCIe、USB和DDR等高速協定的需求，同時為先進物聯網SoC設計提供最高層級的安全性解決方案。
結論
我們正見證物聯網技術的長足進步和攜帶式裝置的功能擴展，5G網路的擴增部署以及對人工智慧和自動化的需求增長，將使設計團隊在SoC設計技術改良、設計優化以及工具客製化等方面挹注更多投資。
無所不在的連結將明確推展物聯網設計的規劃藍圖，並對尋找有效方法在全球各地提升營運效率、能源使用和整體生活品質產生重大影響。而藉由不斷優先考量物聯網應用的低功耗設計和延長電池壽命的方法，每天為智慧裝置充電的煩人瑣事或許將成為歷史。