SYNOPSYS USERS MEETING 2015：プログラム TCAD

Automotive関連セッション

10:00 ▼ 10:40	Silicon to Software ～‘Shift Left’! Synopsys, Inc. President & co-CEO Dr. Chi-Foon Chan 半導体からソフトウェアに至る技術開発の世界では、同時進行する二つの大きな潮流が未来を形作りつつあります。まず、ここ10年の半導体技術の進化により、低消費電力で低コストの半導体が可能となり、コンピューティング能力が大幅に向上、Internet of Things(IoT)の世界を創出しました。そして、組込みソフトウェアや各種アプリケーション・ソフトウェアの劇的な進化が、こうした新技術の展開にさらに拍車をかけています。こうした流れに乗って、“全てのモノがスマート化”する時代が幕を明けました。テクノロジ開発の面でもビジネス・モデルの面でも、この影響を免れることはできません。ハードウェア設計者やソフトウェア開発者にとっては、大きなプレッシャーがのしかかってくる時代となります。開発対象が高度に複雑化するにも関わらず、開発期間を前倒しする“シフト・レフト”を実現していかなければならないからです。本セッションでは、設計、検証、IPそしてソフトウェアの品質とセキュリティの分野での技術革新/生産性向上について概観し、半導体設計/ソフトウェア開発の両面で、“シフト・レフト”を実現する道へ皆様をいざないます。

10:00
▼
10:40

Silicon to Software ～‘Shift Left’!

Synopsys, Inc.
President & co-CEO
Dr. Chi-Foon Chan

半導体からソフトウェアに至る技術開発の世界では、同時進行する二つの大きな潮流が未来を形作りつつあります。まず、ここ10年の半導体技術の進化により、低消費電力で低コストの半導体が可能となり、コンピューティング能力が大幅に向上、Internet of Things(IoT)の世界を創出しました。そして、組込みソフトウェアや各種アプリケーション・ソフトウェアの劇的な進化が、こうした新技術の展開にさらに拍車をかけています。
こうした流れに乗って、“全てのモノがスマート化”する時代が幕を明けました。テクノロジ開発の面でもビジネス・モデルの面でも、この影響を免れることはできません。ハードウェア設計者やソフトウェア開発者にとっては、大きなプレッシャーがのしかかってくる時代となります。開発対象が高度に複雑化するにも関わらず、開発期間を前倒しする“シフト・レフト”を実現していかなければならないからです。
本セッションでは、設計、検証、IPそしてソフトウェアの品質とセキュリティの分野での技術革新/生産性向上について概観し、半導体設計/ソフトウェア開発の両面で、“シフト・レフト”を実現する道へ皆様をいざないます。

13:20 ▼ 18:00	T-1～8 TCAD Track T-113:00～13:40 Silicon Engineering Group Technology and Business Update Synopsys, Inc. Silicon Engineering Group Senior VP & General Manager　Dr. Howard Ko 本セッションは、TCADトラックのイントロダクションとして、パワーエレクトロニクス、イメージセンサーおよび最先端メモリの市場動向をワールドワイドな視点からご紹介します。近年、これらのデバイス開発の現場では、これまで蓄積された技術資産と最新のテクノロジ進化を融合する場面が多くなり、日々の技術チャレンジが絶えません。そのため、実ウエハを使用した試験やプロセス開発の最適化などで時間とコストが増大することとなります。これに対しては、Sentaurus TCAD (TCAD) と Sentaurus Lithography (S-Litho) がソリューションとなります。これらのツールを用いることにより、多数の技術選択を探究する際の実験コストを最小化し、効果的にデバイスの開発を行なうことが可能となります。 T-213:40～14:30 Sentaurus TCAD の最新動向とSentaurus Lithography の miniOPC に関するご紹介日本シノプシス合同会社技術本部シリコン・エンジニアリング・グループ TCAD マネージャ　島井謙治日本シノプシス合同会社技術本部シリコン・エンジニアリング・グループマスクシンセシス・マネージャ　田岡弘展本セッションでは、Sentaurus TCADの最新情報と適用事例についてご紹介します。前半では、K-2015.06版で新たに搭載された物理モデルや機能強化を中心に最新の情報をご紹介します。また解析事例として、パワーデバイス(Si、SiC、GaN)、CIS(CMOS Image Sensor)や不揮発性メモリーについて、2次元・3次元のプロセス・デバイスシミュレーションなどを使ってデバイス性能や信頼性を最適化する手法をご紹介します。さらにこれらのデバイス開発で注目されているSentaurus Lithography(S-Litho)とのリンクの応用例として、S-Lithoをシミュレーション・エンジンとして使用し、Wafer Topographyを考慮してレジストを所望の寸法に仕上げるようにマスクパターンを補正(OPC=Optical Proximity Correction)する新しい製品miniOPCの、CISへの適用例、ならびにS-LithoとTCADをリンクするメリットと応用例をご紹介します。 T-314:30～15:00 超音波診断装置向け高耐圧横型MOSFETの開発株式会社日立製作所研究開発グループエレクトロニクスイノベーションセンタエネルギーエレクトロニクス研究部研究員　三好智之様医療用超音波診断装置の高性能化に向け、振動子を駆動する高電圧送信パルス信号の生成機能とその集積化技術が求められています。本背景の元、微細低圧MOSFETに混載可能な、±100V横型拡散MOSFET(LDMOSFET)技術を開発しました。TCADシミュレーションを用いた構造設計により、多段インプラプロセスを適用したマルチp/p-ドリフト層有する新型PチャネルLDMOSFETを構築し、従来に対し20%オン抵抗を低減することに成功しました。さらに高出力化により露呈した高温高電圧ストレスでの特性経時劣化の課題を対策することで、高性能でかつ高信頼なLDMOSFETと、正負対象な±100Vパルス信号の生成を可能とする高品質集積回路を実現しました。 T-415:00～15:30 高ノイズ耐量600V-HVICの開発におけるTCAD活用について富士電機株式会社電子デバイス事業本部開発統括部デバイス開発部パワーIC・CAE課田中貴英様自己分離方式を用いたHVICは低コストで生産できる反面、ノイズ耐量が低いという問題がありました。具体的には、ハイサイド領域の基準電位がローサイド領域の基準電位よりも低くなるようなサージ(負電圧サージ)が入力されるとIC誤動作を起こす可能性があります。そのため、従来の600V-HVICでは負電圧サージが大きくなる50Aクラス以上のパワーデバイスを駆動することが困難でした。今回、TCADを活用して負電圧サージ入力時にハイサイド領域に注入されるホールの過渡的な振る舞いを解析し、このホールの注入を抑制できるような新規構造を開発しました。これにより、600V-HVICのノイズ耐量を向上させ、50Aクラスのパワーデバイスを容易に駆動できるHVICを低コストで実現しました。 15:30～15:50　Coffee Break -コーヒーブレイク T-515:50～16:20 スーパー・ジャンクションMOSFETにおけるスイッチングロスのチャージ・インバランス依存抑制株式会社東芝セミコンダクター＆ストレージ社ディスクリート半導体事業部パワー半導体開発技術部パワー半導体開発技術担当　小野昇太郎様スーパー・ジャンクション(SJ)MOSFETのデザインにおいては、P/Nドーパント量のバランス(チャージバランス)の影響を考慮したロバスト性の確保が重要な設計指針となります。スイッチング動作に対して、MOS構造およびチャージバランスが与える影響とメカニズムを検証しました。チャージバランスを変化させた際の抵抗負荷スイッチングをデバイスシミュレーションにて模擬することにより、遷移状態での内部物理状態の可視化を行いました。MOSゲート構造、レイアウトおよびチャージバランス状態に依存してゲート近傍の電位分布が変化し、スイッチング動作へ影響を与えます。MOS構造の適切な選択により、チャージバランスのバラつきに対するスイッチングロス感度の低減が可能であることを、シミュレーションおよび試作検証により確認しました。 T-616:20～16:50 電流コラプスフリーを実現する新ドレインホール注入型GaN-GIT構造とその動作解析パナソニックセミコンダクターソリューションズ株式会社半導体ビジネスユニット第一事業開発センター第三事業開発部第三開発課主幹技師　金子佐一郎様従来のAlGaN/GaN FET(Field Effect Transistor)で大きな課題となっていた電流コラプスを解決する新技術を開発しました。電流コラプスは、電子がゲート‐ドレイン間にトラップされることで起こりますが、新技術ではドレイン近傍にp型領域を配置してそこからホールを注入します。注入されたホールは、トラップされた電子と再結合し、電子をトラップから解放します。その結果電流コラプスフリー特性が実現します。この新技術を、GIT(Gate Injection Transistor)に採用することで、実際に850Vまで完全なコラプスフリー特性を得ることができました。本プレゼンテーションでは、新技術を採用したHD-GIT(Hybrid Drain-embedded GIT)の構造とその動作について詳しくご説明します。 16:50～17:00　Break -休憩 T-717:00～17:30 SiCパワーデバイス向け非対称フローティング・フィールド・リングのTCAD設計国立研究開発法人産業技術総合研究所 (出向元：株式会社日立製作所　研究開発本部) 先進パワーエレクトロニクス研究センター特定集中研究専門員　望月和浩様 4H-SiCパワーデバイス表面は通常(0001)面から4°オフされます。p型不純物Alが拡散しないため、オフ方向とその反対方向(反オフ方向)で非対称な濃度分布となる結果、FFRにおけるアバランシェ降伏が不均一となります。そこで、間隔をオフ方向(d1)と反オフ方向(d2)で非対称化した設計をTCADにより行いました。デバイス・シミュレータの結晶方位が固定されているため、プロセス・シミュレーションにより4°傾斜面を形成後、Alイオン注入してから、デバイス・シミュレーションを行いました。FFR1本を備えたプレーナ接合(ドリフト層濃度3e15 /cc)の場合、d2 - d1 = 0.4 μmの時にオフ方向と反オフ方向のアバランシェ降伏電圧が等しくなったのに対し、試作結果は0.1 μmの精度で一致しました。 T-817:30～18:00 炭素クラスターイオン照射によるCMOSイメージセンサ向けSiウェーハの近接ゲッタリング技術株式会社SUMCO 評価・基盤技術部製品基盤技術課課長　栗田一成様 CMOSイメージ・センサーのデバイス特性(例えば白傷、暗電流特性)は、デバイス製造工程において生じる金属汚染の悪影響を受けます。このため金属汚染に耐性のあるゲッタリング能力が付与されたSiウェーハが要望されています。我々は、炭素クラスター照射を用いた近接ゲッタリングウェーハを開発しそれらのウェーハが重金属に対して高いゲッタリング能力を示すことを明らかにしました 1-2)。今回、炭素クラスター照射エピタキシャルウェーハを利用してCMOSイメージセンサを作製し、デバイス工程中での強制金属汚染がCMOSイメージセンサのデバイス特性に与える効果について検討しましたので、それらの結果についてご報告します。参考文献 1) 栗田一成他 ,第61回応用物理学会春季学術講演会、19p-F9-10, (2014) 2) 岩永卓郎他 ,第61回応用物理学会春季学術講演会、19p-F9-12, (2014)

13:20
▼
18:00

T-1～8

TCAD Track

T-113:00～13:40

Silicon Engineering Group Technology and Business Update

Synopsys, Inc.
Silicon Engineering Group
Senior VP & General Manager　Dr. Howard Ko

本セッションは、TCADトラックのイントロダクションとして、パワーエレクトロニクス、イメージセンサーおよび最先端メモリの市場動向をワールドワイドな視点からご紹介します。
近年、これらのデバイス開発の現場では、これまで蓄積された技術資産と最新のテクノロジ進化を融合する場面が多くなり、日々の技術チャレンジが絶えません。そのため、実ウエハを使用した試験やプロセス開発の最適化などで時間とコストが増大することとなります。これに対しては、Sentaurus TCAD (TCAD) と Sentaurus Lithography (S-Litho) がソリューションとなります。これらのツールを用いることにより、多数の技術選択を探究する際の実験コストを最小化し、効果的にデバイスの開発を行なうことが可能となります。

T-213:40～14:30

Sentaurus TCAD の最新動向とSentaurus Lithography の miniOPC に関するご紹介

日本シノプシス合同会社
技術本部シリコン・エンジニアリング・グループ
TCAD マネージャ　島井謙治

日本シノプシス合同会社
技術本部シリコン・エンジニアリング・グループ
マスクシンセシス・マネージャ　田岡弘展

本セッションでは、Sentaurus TCADの最新情報と適用事例についてご紹介します。前半では、K-2015.06版で新たに搭載された物理モデルや機能強化を中心に最新の情報をご紹介します。また解析事例として、パワーデバイス(Si、SiC、GaN)、CIS(CMOS Image Sensor)や不揮発性メモリーについて、2次元・3次元のプロセス・デバイスシミュレーションなどを使ってデバイス性能や信頼性を最適化する手法をご紹介します。さらにこれらのデバイス開発で注目されているSentaurus Lithography(S-Litho)とのリンクの応用例として、S-Lithoをシミュレーション・エンジンとして使用し、Wafer Topographyを考慮してレジストを所望の寸法に仕上げるようにマスクパターンを補正(OPC=Optical Proximity Correction)する新しい製品miniOPCの、CISへの適用例、ならびにS-LithoとTCADをリンクするメリットと応用例をご紹介します。

T-314:30～15:00

超音波診断装置向け高耐圧横型MOSFETの開発

株式会社日立製作所
研究開発グループエレクトロニクスイノベーションセンタ
エネルギーエレクトロニクス研究部
研究員　三好智之様

医療用超音波診断装置の高性能化に向け、振動子を駆動する高電圧送信パルス信号の生成機能とその集積化技術が求められています。本背景の元、微細低圧MOSFETに混載可能な、±100V横型拡散MOSFET(LDMOSFET)技術を開発しました。TCADシミュレーションを用いた構造設計により、多段インプラプロセスを適用したマルチp/p-ドリフト層有する新型PチャネルLDMOSFETを構築し、従来に対し20%オン抵抗を低減することに成功しました。さらに高出力化により露呈した高温高電圧ストレスでの特性経時劣化の課題を対策することで、高性能でかつ高信頼なLDMOSFETと、正負対象な±100Vパルス信号の生成を可能とする高品質集積回路を実現しました。

T-415:00～15:30

高ノイズ耐量600V-HVICの開発におけるTCAD活用について

富士電機株式会社
電子デバイス事業本部開発統括部デバイス開発部パワーIC・CAE課
田中貴英様

自己分離方式を用いたHVICは低コストで生産できる反面、ノイズ耐量が低いという問題がありました。具体的には、ハイサイド領域の基準電位がローサイド領域の基準電位よりも低くなるようなサージ(負電圧サージ)が入力されるとIC誤動作を起こす可能性があります。そのため、従来の600V-HVICでは負電圧サージが大きくなる50Aクラス以上のパワーデバイスを駆動することが困難でした。今回、TCADを活用して負電圧サージ入力時にハイサイド領域に注入されるホールの過渡的な振る舞いを解析し、このホールの注入を抑制できるような新規構造を開発しました。これにより、600V-HVICのノイズ耐量を向上させ、50Aクラスのパワーデバイスを容易に駆動できるHVICを低コストで実現しました。

15:30～15:50　Coffee Break -コーヒーブレイク

T-515:50～16:20

スーパー・ジャンクションMOSFETにおけるスイッチングロスのチャージ・インバランス依存抑制

株式会社東芝セミコンダクター＆ストレージ社
ディスクリート半導体事業部パワー半導体開発技術部
パワー半導体開発技術担当　小野昇太郎様

スーパー・ジャンクション(SJ)MOSFETのデザインにおいては、P/Nドーパント量のバランス(チャージバランス)の影響を考慮したロバスト性の確保が重要な設計指針となります。スイッチング動作に対して、MOS構造およびチャージバランスが与える影響とメカニズムを検証しました。チャージバランスを変化させた際の抵抗負荷スイッチングをデバイスシミュレーションにて模擬することにより、遷移状態での内部物理状態の可視化を行いました。MOSゲート構造、レイアウトおよびチャージバランス状態に依存してゲート近傍の電位分布が変化し、スイッチング動作へ影響を与えます。MOS構造の適切な選択により、チャージバランスのバラつきに対するスイッチングロス感度の低減が可能であることを、シミュレーションおよび試作検証により確認しました。

T-616:20～16:50

電流コラプスフリーを実現する新ドレインホール注入型GaN-GIT構造とその動作解析

パナソニックセミコンダクターソリューションズ株式会社
半導体ビジネスユニット第一事業開発センター第三事業開発部第三開発課
主幹技師　金子佐一郎様

従来のAlGaN/GaN FET(Field Effect Transistor)で大きな課題となっていた電流コラプスを解決する新技術を開発しました。電流コラプスは、電子がゲート‐ドレイン間にトラップされることで起こりますが、新技術ではドレイン近傍にp型領域を配置してそこからホールを注入します。注入されたホールは、トラップされた電子と再結合し、電子をトラップから解放します。その結果電流コラプスフリー特性が実現します。この新技術を、GIT(Gate Injection Transistor)に採用することで、実際に850Vまで完全なコラプスフリー特性を得ることができました。本プレゼンテーションでは、新技術を採用したHD-GIT(Hybrid Drain-embedded GIT)の構造とその動作について詳しくご説明します。

16:50～17:00　Break -休憩

T-717:00～17:30

SiCパワーデバイス向け非対称フローティング・フィールド・リングのTCAD設計

国立研究開発法人産業技術総合研究所 (出向元：株式会社日立製作所　研究開発本部)
先進パワーエレクトロニクス研究センター
特定集中研究専門員　望月和浩様

4H-SiCパワーデバイス表面は通常(0001)面から4°オフされます。p型不純物Alが拡散しないため、オフ方向とその反対方向(反オフ方向)で非対称な濃度分布となる結果、FFRにおけるアバランシェ降伏が不均一となります。そこで、間隔をオフ方向(d1)と反オフ方向(d2)で非対称化した設計をTCADにより行いました。デバイス・シミュレータの結晶方位が固定されているため、プロセス・シミュレーションにより4°傾斜面を形成後、Alイオン注入してから、デバイス・シミュレーションを行いました。FFR1本を備えたプレーナ接合(ドリフト層濃度3e15 /cc)の場合、d2 - d1 = 0.4 μmの時にオフ方向と反オフ方向のアバランシェ降伏電圧が等しくなったのに対し、試作結果は0.1 μmの精度で一致しました。

T-817:30～18:00

炭素クラスターイオン照射によるCMOSイメージセンサ向けSiウェーハの近接ゲッタリング技術

株式会社SUMCO
評価・基盤技術部製品基盤技術課
課長　栗田一成様

CMOSイメージ・センサーのデバイス特性(例えば白傷、暗電流特性)は、デバイス製造工程において生じる金属汚染の悪影響を受けます。このため金属汚染に耐性のあるゲッタリング能力が付与されたSiウェーハが要望されています。我々は、炭素クラスター照射を用いた近接ゲッタリングウェーハを開発しそれらのウェーハが重金属に対して高いゲッタリング能力を示すことを明らかにしました 1-2)。
今回、炭素クラスター照射エピタキシャルウェーハを利用してCMOSイメージセンサを作製し、デバイス工程中での強制金属汚染がCMOSイメージセンサのデバイス特性に与える効果について検討しましたので、それらの結果についてご報告します。

参考文献
1) 栗田一成他 ,第61回応用物理学会春季学術講演会、19p-F9-10, (2014)
2) 岩永卓郎他 ,第61回応用物理学会春季学術講演会、19p-F9-12, (2014)