AI驱动的设计应用
需要动态仿真。传统的 RTL 仿真速度太慢,缺乏可配置性和可见性来分析性能。另外,RTL 可能根本不可用。风险包括设计过度、设计不足、成本增加、时间延迟和重制。
使用多核优化技术的 Synopsys Platform Architect 为架构和系统设计人员提供 SystemC TLM 工具和高效的方法,用于多核 SoC 架构的早期分析和优化,以提升性能和功耗。为了加速架构设计,还要利用 架构设计模型和 CoStart 支持服务。
亮点
Synopsys Platform Architect 是基于 SystemC TLM 标准的图形环境,用于捕获、配置、模拟和分析多核系统和新一代 SoC 架构的系统级性能和功耗。Platform Architect 使系统设计人员能够探索和优化 SoC 基础架构(特别是全局互联和内存子系统)的软硬件分区和配置,以达到合适的系统性能、功耗和成本。
Platform Architect 高效的周转时间、强大的分析视图和可用 模型 使其成为基于 ARM AMBA 的 SoC 系统级分析和优化的理想选择。Platform Architect 是全球领先的系统 OEM 和半导体公司使用的嵌入式系统架构的生产验证解决方案。
多核系统的软硬件分割和优化
Platform Architect 使用多核优化技术,让架构人员能为他们的终端产品应用创建任务驱动工作量模型,以用于早期架构分析。
使用记录驱动的流量发生器的互联和存储器子系统性能优化
记录驱动的流量发生器可让架构人员专注于应对与主干 SoC 互联和整体存储子系统的优化和性能验证相关的挑战。
使用处理器模型和关键软件进行软硬件性能验证
探索之后,候选架构的模型将被改进,以周期精确的处理器模型取代记录驱动和任务驱动的流量发生器。
全面的基于 IEEE 1666-2011SystemC TLM-2.0 标准的环境
Synopsys Platform Architect 是原生的 SystemC 环境,完全兼容 IEEE 1666-2011 SystemC TLM-2.0 语言参考手册 (LRM)。支持包含混合层次抽象模型的组装、仿真和分析,其中包括:
用于早期优化多核系统的应用任务分析
使用 TLM 端口事务追踪和分析进行模型调试
使用数据透视图以汇总和浏览结果的灵敏度分析
使用总线路径和资源利用率统计的根本原因分析
结合软硬件分析进行架构验证