光互连：数智时代的数据传输密码

数智化时代，我们每天都在享受科技带给我们的便利。当你问家里的智能音箱“今天天气怎么样”时，智能音箱会立刻根据你的定位告诉你当天的天气状况。那么这背后的技术原理是什么呢?

实际上，我们发出的“指令”会以数据包的形式上传至互联网并进入全球的光纤网络中，再汇聚到覆盖数公里的众多数据中心之一，从而实现信息的接收、映射和转发。一个指令的数据包可能并不大，但假设一个城市甚至一个国家的人都在同时呼唤智能音箱，观看短视频，开zoom会议…那么这个数据量可想而知会有多庞大…

为了应对数智化时代人们所产生的庞大数据量，数据中心对数据网络和接口速度的要求也在不断提高，数据中心开发者希望能够在降低延迟和耗电量的基础上扩大信号的触达范围。长距离（Long-Reach, LR）连接对于日后的数据传输需求将会略显吃力，而极短距离（Very Short Reach, VSR）传输技术将是未来趋势。

推动VSR和光学器件进入数据中心的趋势

相比铜互连，光互连借助光的力量可支持更快的数据传输、更高的带宽和速度、以及更低的延迟和功耗。数据中心向更高带宽和新架构的转变将会推动光纤传输链路进入更多数据中心和机架中。

在当下先进的数据生成和处理环境中，有三个基本的市场趋势驱动着这一转变：

• 数据中心的数据流量增加：仅数据中心的数据流量增长率就比整个互联网的数据流量增长率高5倍。根据Cisco全球云指数报告，此数据流量还将以30%的年均复合增长率稳步增长。要让所有数据在不同工艺节点之间高效传输，就必须在数据中心内，从服务器和机架到各个单独端口之间搭建更密集的互连。这种数据中心的内部流量需要“更宽”的数据通道，以便在更短距离可以传输更多数据，因此很多团队会倾向于使用光学器件而非传统铜互连。
• 通过网络扁平化实现低延迟：一个数据中心通常可容纳约100,000台服务器。为了让数据在每台服务器之间高效传输，互连网络在引导流量时需降低延迟。因此不能像传统架构一样让数据穿越多个层级。低延迟要求交换机或服务器的数量不超过三层，由此实现全网络的扁平化格局。由于服务器的数量庞大，所以网络交换机的尺寸也会变大，并且需要高带宽才能提高数据的传输速度，降低运行功耗，这就给交换机带来了更大的压力。
• 数据中心机架中同质资源的聚集：曾经有一段时间，数据中心被组织成超融合服务器，其基本构件（存储、计算和内存）被整合到一个盒子里，通过铜互连进行连接。如今，这种组织方式正在向同质化转变，这一趋势被称为服务器的分解。与超融合服务器相反，同质化资源具有共享和自适应的计算、内存和连接，可实现带宽控制。这样不仅能够实现平台灵活性，提高利用率，还利用了具有低延迟和低功耗特点的超密集光互连。

可插拔光学模块和共封装光学器件

随着上述趋势推动多个光互连用例的发展，光学器件现在正向服务器和主机SoC靠拢（也称共封装光学器件）。但从实施角度来看，可插拔模块在当下可能更现实一些。

可插拔模块确实会带来电源问题，但这些问题可通过在主机SoC中加装低功耗SerDes作为有源铜缆中的重定时器来解决。通过加装重定时器，接口在VSR PHY标准上得到优化，用于其余的电气连接。这意味着团队可以降低功耗和面积，而不再需要一个拥堵的长距离接口。虽然重定时器存在于上一代交换机中，但在插入和通道覆盖方面仍有明显损失。此外，由于PCB或连接器中使用了铜信号线，所以需要在中间加装更多重定时器来补偿插入损失。

如果利用VSR连接，无需使用重定时器也能实现接口标准化。数据中心以降低功耗来提高数据中心网络交换机的带宽密度的前提正朝着共封装光学器件的方向发展，但是要广泛采用还需要几年时间。在此之前，光连接的方式依旧主要通过与VSR链路相连的可插拔光学模块来满足。利用这种可插拔模块，可以更轻松地升级网络基础设施，从而支持400G、800G以及1.6T的以太网。

VSR应用实例

我们以上图右上方所示的可拔插光学模块为例。数据通过光纤进入光学模块后会先转换为电信号，然后需要通过电信号向主机方向传输。这些光学模块体积小、结构紧凑，经常受到空间和功耗的限制，这意味着每个组件都需要节能。除了这些挑战，热力学极限也会受到影响。因为光学模块的尺寸有限，无法配置内部冷却机制，所以会导致模块过热。

这是VSR可发挥优势的一个关键领域。将互连从LR链路转换成VSR链路后，用户可节省大量功耗。当下，光学模块是VSR最重要的应用领域之一。

在光学模块的主机SoC端，情况有所不同。对于主机SoC端的交换机来说，VSR连接在克服面积和功耗瓶颈上至关重要。随着我们从25Tb一代交换机过渡至51Tb下一代交换机，LR互连在芯片中占据的面积会非常大，并且很快就会达到最高水平，所以制造过程的成本效益不高。

即使采用分割芯片和超短距离（XSR）互连等替代方案，系统的总功耗也相当大，并且会影响整体系统性能。因此，VSR将再一次发挥用武之地，通过低延迟、低功耗和高吞吐量，缩小芯片面积，并将功耗大幅降低50%。