AI驱动的设计应用
新思科技引领着行业从传统的单片系统级芯片(SoC)向多芯片设计的变革,为此推出了一套全面而可扩展的快速异构集成解决方案。这套方案涵盖了EDA工具和知识产权(IP),能够实现早期的架构探索、快速的软件开发和系统验证、高效的芯片与封装共同设计、稳固的芯片间互连,以及提升的制造工艺和可靠性。
为实现针对特定工作负载的最优系统性能,芯片设计人员需高效地探究适宜的分区及系统级互连架构。有效利用IP以缩短产品上市时间,并确保系统的可测试性,这些均属于需要在早期阶段迅速进行的、基于分析的探索所面临的挑战。借助早期的架构分析与探索,系统开发者能够优化分区策略以达到最佳性能表现,降低互连的通信量,并高效地进行功耗与散热规划。
软件团队可以借助经验证的虚拟芯片模型,迅速完成软件的开发、集成与测试工作。通过在Multi-Die原型系统中集成虚拟模型,能够大幅提升软件启动、调试及分析的效率。此外,软件团队还可以利用统一的混合仿真与原型环境,实现大量软件与硬件的同步运行。
为了管理数千万乃至数亿芯片互连的实现复杂性,开发者需要一个高度集成且可扩展的协同设计与分析平台。该平台能够帮助开发者高效地探索、实施和分析他们的多芯片设计。为了快速地在高级封装中组装已知良好的芯片,开发者需要符合标准的IP,提供优化的延迟和PPA(功耗、性能、面积)。
开发者可通过在多芯片生命周期各阶段实施测试、诊断、修复、校准及优化操作指标,来增进其长期运行的健康性与可靠性。另外,获取贯穿各芯片在设计、爬坡、生产及现场阶段的可追溯性与分析数据,有助于设计师在成本、质量和可靠性方面做出改进。应允许对高品质且高性能的芯片进行筛选,在封装装配时予以优先考虑。
深入了解我们与生态系统伙伴在Multi-Die设计领域的协同合作
需要更多助力Multi-Die设计的资源?请在资源中心查找
Multi-Die(多芯片)技术将多个异构芯片(或小芯片)集成到单个封装中。每个芯片通常执行特定的功能,并通过通用小芯片互连技术(UCIe)等标准相互连接,形成一个统一的系统。与传统的单片芯片设计相比,Multi-Die技术提供了灵活性、可扩展性和成本效益。
在传统的单片设计中,所有元器件均在同一块半导体晶圆上加工完成。相较之下,Multi-Die技术涉及将多个不同工艺节点的异构芯片集成在单一封装内。这种方法提高了设计灵活性、技术兼容性以及生产良率的优化潜力。
加速系统功能的规模化发展;通过复用经验证的芯片降低研发风险和市场推出时间;在提高数据吞吐量的同时降低系统功耗;提供丰富的产品配置选项,以适应多变的市场需求
新思科技拥有一套可扩展的全面解决方案,能够帮助开发者们加速异构集成的进程。该方案涵盖电子设计自动化(EDA)与IP解决方案,能够促进早期架构的探索、加速软件开发与系统验证、优化芯片与封装的协同设计流程、确保芯片间通信的稳健性与安全性,并提升最终产品的制造质量和可靠性表现。
新思科技在其Multi-Die解决方案中提供了一系列产品。这些产品帮助系统级芯片(SoC)和系统架构师及开发者们克服Multi-Die设计中的挑战,涉及领域包括架构探索、芯片/封装协同设计、多物理场分析、软件开发和验证、验证、IP、测试与修复、系统签核以及芯片生命周期管理。
是的,新思科技的Multi-Die解决方案支持常见的设计格式、接口和标准的互操作性,其中包括3Dblox和UCIe。
新思科技提供全面的技术支持、培训课程、文档资料及社区论坛,旨在协助用户采用并掌握其Multi-Die设计解决方案。服务内容包括与专家级应用工程师的交流、在线资源的获取,以及通过用户论坛分享最佳实践和共同解决遇到的难题。