DSO.ai
AI驱动的设计应用
了解更多 →
DesignWare ARC 选项
Synopsys 提供一系列能够单独许可的选项，可以针对特定应用优化 DesignWare ARC® 处理器或增加更多处理功能。这些选项包括存储器保护装置 (MPU)、浮点单元 (FPU)、实时追踪 (RTT)、安全增强包 (SEP)、ARC 600 和 700 处理器用 XY 高级 DSP 、µDMA 控制器、CryptoPack 和增强安全包，以及多核处理器执行用 ARConnect。
ARC EM 内核可用的安全选项有密码软件算法加速器和增强安全包，能够让设计者创建安全的防干扰环境，保护系统和软件免受 IP 窃取和恶意远程攻击等日益严峻的安全威胁。ARC EM 内核用安全增强包 (SEP) 设计用于 ISO 26262 安全合规汽车应用。ARC EM 处理器系列还提供 µDMA 控制器选项和 ARConnect 可配置性硬件，方便实现多核集成。XY 高级 DSP 选项为 ARC 600 处理器提供性能全面的数字信号处理功能。FPX 和 FPU 浮点选项可为 ARC 处理器提供高性能单精度和双精度的数学指令。实时追踪选项能够集成到 ARC 可配置性架构的任何 SoC 中。
性能、功耗和面积 (PPA) 效率
ARC 优势：利用较小的面积和功耗达到理想性能
ARC 处理器内核经过优化，可实现嵌入式 SoC 行业理想的性能/功耗/面积 (PPA) 效率。针对功耗敏感的嵌入式应用程序全新设计，ARC 处理器采用 Harvard 架构，通过同时进行的指令和数据存储器访问实现更高性能，并通过高速标量流水线实现更大功率效率。32 位 RISC 引擎提供 16 位/32 位混合指令集，提高嵌入式系统中的代码密度。
ARC 的高度可配置性和指令集架构 (ISA) 可扩展性使其具备了行业理想的 PPA 效率。设计师能够添加或去除硬件功能，以便针对目标应用优化内核的 PPA - 杜绝浪费。ARC 用户还能够对内核添加自定义指令和硬件加速器以及紧密连接的存储器和外设，同时在处理器和系统级别上大幅提高性能和功率效率。
完整而可靠的商业和开源工具链专门针对 ARC 处理器进行优化，为 SoC 设计师提供了所需的开发环境，用来高效地开发满足所有 PPA 目标的基于 ARC 的系统。
可配置性
ARC 优势：仅实现您需要的硬件，以便优化 PPA
ARC 处理器具有高度可配置性，使设计师能够仅实现自己需要的硬件，从而优化 SoC 上每个处理器实例的性能、功耗和面积。ARChitect 向导具有内核拖放配置功能，包括以下方面的选项
- 指令、程序计数器和循环计数器宽度
- 寄存器文件大小
- 计时器、重置和中断
- 字节排序
- 存储器类型、大小、分区、基地址
- 电源管理、门控时钟
- 端口和总线协议
- 乘法器、除法器和其他硬件功能
- 可获许可的组件，如存储器保护装置 (MPU)、浮点运元 (FPU) 和实时跟踪 (RTT)
- 添加/删除指令
可扩展性
ARC 优势：添加用户定义的指令，以便加快代码执行并降低功耗
ARC 处理器扩展套件 (APEX) 技术使 ARC 用户可以轻松地对处理器添加自定义硬件，从而针对目标应用大幅提高性能和/或降低功耗。ARC 处理器支持以下扩展：
- 用户定义的指令
- 用户提供的硬件（例如 Verilog RTL）
- 内核寄存器
- 辅助寄存器
- 条件和状态代码
- 存储器映射块和紧密连接的外设
ARC 处理器扩展套件可使用户大幅改善性能、功耗和面积。例如，用户定义的指令可加快软件执行速度，使同样的代码运行的周期数大大减少（或者能利用同样的能量执行更多操作），这样可降低时钟频率要求，从而减少能耗。这还减小了代码尺寸，降低内存要求，从而节约更多成本和耗能。
APEX 接口还可以让 ARC 用户将存储器和外设紧密连接到处理器，因此无需额外的总线基础架构。由此所得的"无总线"设计可进一步减少面积和延迟，在降低成本的同时，提高系统级别性能。
线上活动 | Events