In-Design 网格分析之美

作为一名长期从事设计的人员，我对 ASIC 流程很着迷并且立志要让它们变得更好。虽然这是一个错综复杂的过程，但 ASIC 流程的每个部分都将其复杂性提取出来，最终创造出能够出现在智能手表、电动汽车或最新手机中的硅片，太神奇了！消费者关注的问题包括产品可靠性和稳定性，这促使我去研究电源完整性以及如何最好地在芯片中构建稳定性这一课题，一件非常美好的事情。

ASIC 设计流程还在不断增加复杂程度，而且进度压力正不断增加。

与功耗相关的考虑因素正在变得不那么重要。以前，在实现设计目标时，设计人员旨在设计周期早期阶段达到性能和面积目标。一旦有把握达到上述目标，功耗规划细节就会变得更加重要，通常在此类工艺的后期都是如此。事实上，过去都是在设计周期的最后阶段解决芯片的电源完整性和可靠性问题，因为当时可以这样做（那时有更多的时间而且功耗问题可以轻松修复），没什么大不了的。因此，电源完整性问题就留给了“电源 signoff”专家。不幸的是，时代变了。随着对高功耗设备不断增长的需求、其持续缩小的几何形状，以及对不断推进的先进工艺的支持，越来越需要将电源完整性和可靠性更早地设计到设计流程中。赋予设计人员尽早解决这些问题的能力已经变得至关重要。

就在前几天，我拜访了我的客户，他们和我分享了自己在电源完整性方面的困扰。他们提到他们通常在设计周期结束时进行电源完整性检查。但是，他们的最终设计有问题，因而需要重新考虑并优化设计流程。他们错过了流片截止日期并需要从头开始芯片设计，因为他们发现与 IR 压降有关的电源完整性问题导致几乎完成的 ASIC 设计无法正常工作。他们被这次经验吓坏了，并总结他们找到一种方法来提早进行功耗分析和修复。为什么以前不这样做？ 因为没有很好的实用的方案可以轻松进行 in-design 网格分析。

传统的用户流程被打破了。在一个没有 in-design 电源完整性分析、且结果取决于单独的电源完整性检查的流程中，主要有两个因素将造成许多麻烦。

首先，分析步骤让人烦扰，因为需要从后端工具输出所需的数据，然后再将其输入独立的电源 signoff 工具。设置的过程较为繁琐。第二个问题关于获取这些结果并将它们有效地反馈到后端工具。为什么麻烦？ 客户经常抱怨，他们的做法是最后合并编写脚本，去解析并利用这些信息，做一些有意义的事情。同时在从日志和报告中提取和处理信息后，投入一些人工工作。用户们一直在说苦不堪言——“一定要创造 in-design 解决方案。”