为摩尔定律注入新活力- 3D IC封装和设计演进的需求

多裸片SoC和3DIC封装正在成为一种越来越常用的方法，以在单个封装中增加集成密度和性能。这是通过绕摩尔墙工作来扩大设计规模的一种方法。

不管晶体管数量如何继续扩展，各个应用市场都继续渴望获得更多的计算性能和更快的上市时间。以人工智能（AI）领域为例，它对计算世界及其硬件处理架构产生了巨大影响。为了满足性能，内存，散热和总拥有成本等要求，设计师正在寻求专用的系统解决方案和定制的芯片来满足他们的需求。这些系统采用ASIC，FPGA或GPU的形式，并带有各种各样的3D封装解决方中的的高带宽存储器或chiplet。这些封装系统解决方案提供了必要的计算，IO和内存扩展，以解决AI等计算密集型市场中的特殊工作负载。

随着专用加速器中计算核心性能的提高，对更高内存带宽的更多需求以及对更大数量的HBM die的需求日益增加，把它们全部集成到单个封装中的挑战也随之增加。随着包含两到四个HBM die的设计变得越来越普遍（图1），这为封装中的多裸片系统增加了更多的复杂性。这些复杂的异构集成以及高密度的die-to-die连接性已经超越了用于封装设计的传统EDA工具的性能和数据库大小限制。

先进的包装解决方案可实现更高级别的集成，并提高整体系统性能和成本。然而，由于更大的外形尺寸，对更大的硅中介层的需求，我们也面临着更高功率、更高效的散热、以及更长设计周期等诸多挑战（图2）。

通过2.5D和3D 多裸片集成，IC封装要求更像SoC规模的IC设计要求，具有成千上万的inter-die互连。使用仅多点工具仅仅解决复杂问题的一小部分，会造成较大的设计反馈周期，从而无法及时收敛到最佳解决方案。此外，许多这些点工具缺乏自动化功能，具有使用模式不同的单独用户界面，或者只有在不同的平台提供支持，这使得数据共享几乎变得不可能，并且支持或启用它们非常耗时。

所有这些问题都可以通过一个统一的平台来解决。

新思科技3D IC Compiler有望开启3DIC设计的新时代。它建立在IC设计数据模型的基础上，可通过更现代的3DIC结构实现容量和性能的可扩展性。它提供了一个包含规划，架构探索，设计，实施，分析和signoff的统一环境，所有这些都是一体化的。此外，3DIC Compiler凭借其独特且用户友好的可视化功能（例如，针对所有视图（架构，规划，设计，实施，分析和签名）的360°3D视图，交叉探测等设置了IC封装可用性的新标准。 ）

借助3DIC Compiler，我们为系统架构师，SoC和IP设计人员，以及封装设计人员可以在同一个平台上工作的解决方案，该平台能够推动早期的设计决策，一直到功率，散热和可靠性的最终signoff。