芯片验证反内卷，搭载ML技术的高级校验工具让你躺赢

芯片与软件合力推动着各类互联应用的蓬勃发展。芯片设计团队总是想着以不同的方式为客户提供创新和差异化产品。在半导体行业中，芯片设计是公认的至关重要的过程，但设计和测试平台代码的质量同样也是项目成功的关键，而这一点却经常被忽视。

面对多种多样的编码风格、下游工具带来的挑战以及上市时间的压力，开发者会遇到各种芯片设计错误，而这些错误会导致功能缺陷、设计迭代，甚至芯片重制。尽管市场上有一些工具可以识别设计开发过程中的RTL低效问题，但这通常发生在芯片设计的后期阶段，在这一阶段，开发者们已经投入了大量时间和精力。 

在RTL设计早期阶段进行深度分析有助于团队识别并修复复杂的RTL问题，实现真正的左移。校验可为团队提供全面的检查流程，以便能够及早发现基本的校验问题，并从一开始就为SoC构建功能安全性、可靠性和可移植性。

本文将介绍校验技术的发展、误报的处理方式，以及面对复杂设计，团队如何快速发现设计错误？ 

代码校验的发展史

校验技术已经存在数十年。 

过去，团队使用校验技术来进行语法检查和语义检查。语法检查包括验证关键字和对象名称等在代码中的位置是否正确，语义检查包括确定代码中的引用是否有效。当时校验技术的基本目标是帮助客户解决麻烦的可移植性挑战，即将RTL从一个SoC移植到另一个SoC，这一过程需要结构良好的模块化RTL代码，并且代码要直观简洁、易于理解，且无需额外维护。在当时，最基本的检查也被认为是高级检查。 

随着产品上市时间多年来不断缩短，开发者们决定寻找新的方法来提高生产力并系统地验证错误，因此代码校验技术被用于在早期消除复杂错误，而且在设计周期的仿真综合或布局布线阶段非常有效，备受欢迎。 

Rollbar的一项调查显示，超过40%的开发者认为修复漏洞和错误是他们最大的痛点。故障监测工具其实并未发挥出其应有的功能，导致一些错误没有被发现就呈现在客户面前。而且芯片设计规模越大，复杂度越高，问题也就越多。 

使用预先确定的规则指导芯片设计

那么，校验工具是如何工作的呢？

校验工具需要基于最新行业标准的规则来发挥作用，并根据应用领域进行分类。这些规则降低了成本门槛，设计团队可以利用该技术快速开始硬件开发，加速启动校验工作流程。 

虽然听起来很容易，但制定、维护和管理这些规则集大都需要数十年的时间。

新思科技创建了GuideWare方法文档和规则集（可通过SolvNetPlus知识库访问），为全球开发者提供分步框架，以满足正确性和一致性方面的准则，尽可能地减少创建、管理和编策规则所需的时间。目前，业界已有约1,500个规则集。 

此外，新思科技VC SpyGlass Lint中包含的Design Compiler兼容性规则会预先告知某些RTL结构是否会在综合过程中得到正确处理，从而实现左移。而且，新思科技VC SpyGlass Lint中的Formality®等效性检查规则可帮助开发者确定某些编码风格是否会在流程早期导致仿真和综合不匹配。

融入机器学习技术的高级校验是怎样的？

现在，半导体公司都相继加快了产品上市速度，流片速度成为关键。流片期间，手动调试不仅耗时费力，还要有全面的知识结构。对芯片开发者来说，他们更希望能够在开发流程的早期完成尽可能多的复杂任务。

此外，多次运行校验检查会产生大量的误报，开发者更容易遗漏关键违例，导致枉费工夫进行不必要的修复。 

因此拥有好的校验工具非常重要。好的校验工具不仅能够识别语法、风格、错误和安全问题，还能提示具体的故障、以及导致故障的原因和解决方法。

而且现在越来越多的设计团队要进行跨地域合作，设计目标的一致性和准确性也就成为芯片集成团队的一大挑战。 

新思科技将最新一代的VC SpyGlass™与机器学习（ML）技术相集成，以便开发者们可以快速找到违例的主要根本原因。这种集成解决方案能够实现更智能、更快速、并减少误报的错误检测。

这是校验领域的一大突破。这一方案将误报减少至原来的十分之一，从而大大加快了校验分析收敛速度，有助于开发者快速发现并修复校验问题。