DSO.ai
AI驱动的设计应用
了解更多 →
使用Foundation IP实现低功耗IoT SoC
Ken Brock，Synopsys产品营销经理
智能手表、健身追踪器、泊车咪表等物联网 (IoT) 边缘设备正以空前的速度出现。这些产品的设计师都关心一件事 – 即对能效的绝对重视。为了满足消费者对于更长续航时间的需求，手机和平板电脑电池的尺寸和每立方厘米的能量不断增长。然而，物联网应用在成本和空间方面的限制更高，因此，物联网芯片系统 (SoC) 设计师不能仅依赖更昂贵或更大的电池来延长设备使用时间。本文介绍了设计师如何在低功耗工艺技术上使用Foundation IP（逻辑库和嵌入式存储器）来减少物联网设计的功耗。
IP和工艺对功耗的影响
许多物联网设备的99.9%的时间都不工作。这些设备一般需要快速唤醒，短时运行，然后关机或者返回待机休眠模式。图1显示了在物联网设备的启动、检测、活动、休眠循环中，使用标准IP和针对物联网优化的IP对能耗的影响。针对物联网优化的IP在活动模式中更快完成其算法，并且在活动和待机模式下，在单位时间内消耗的能源更少。
图1：物联网应用通过针对物联网优化的IP而降低功耗并缩短运行时间
除了选择高效的IP外，设计师可以使用工艺技术的原生能力，并利用不同的阈值电压 (VT) 工艺选项。给定的工艺技术具有其标准VT、低VT（更多漏电和更高性能），以及一些更高VT（更低性能，但更少漏电）。图2显示性能和能耗曲线如何随着VT和运行电压 (VDD) 增加而变化。为了更大限度减少逻辑操作所需要的能源，设计师可以使用尽可能低的VDD，同时保证满足性能/计算速度要求。降低电压可显著节约能源，而性能仅受到很小的影响。
图2：通过电压/VT实现功耗更小化（来源：Jan M. Rabaey博士，低功耗基础）
用于TSMC 40ULP的逻辑库
要求低漏电和低电压的设计将通过TSMC 40ULP低功耗DesignWare逻辑库而获益。这些库的设计可支持标准和eFlash工艺选项。由于针对低电压操作而设计，这些库能够以标称VDD的60%而运行，以找到多个性能和活动等级时的至低能耗点。
这些库包含7 轨超高密度和9轨高密度架构，并基于项目要求而提供标准和定制低电压特性表征。此外，功耗优化套件有助于设计师更大限度降低功耗，同时保持任务的卓越性能，包括关断、动态电压和频率调整，以及建立多个电压域。特殊低功耗单元—多位触发器、亚稳态优化触发器和特殊低功耗触发器—也有助于设计师更大限度降低功耗。
7轨和9轨库的单元高度、晶体管高度和单元集不同。9轨库通过更大的晶体管实现更高的性能，而7轨的功耗和漏电更低。图3显示了7轨和9轨库在0.9V时综合32位CPU内核的对比。在低频时，7轨库的面积更小。然而，在300 MHz和400MHz之间（取决于数据路径深度），9轨库实现性能目标的面积效率更高。
图3：7轨和9轨库的相对性能（TSMC 40ULP上的32位CPU）
结果取决于所综合的CPU的数据路径深度及其运行电压。在任何情况下，7轨库在极低频率下效率更高，但随着频率的提高，9轨库可能是更好的选择。
功耗优化套件
每种逻辑库架构都配备了功耗优化套件，这包括大量的单元，可供设计师用于管理物联网应用的功耗。套件包含的单元有header switches、isolation单元、always-on单元、live latches和level shifters。
- Header switches单元包含从always-on VDD轨到switched轨的上拉晶体管，使电源域内的单元能够以受控的方式通过外部信号而开关。
- Isolation单元用于将已关闭模块的输出信号固定在已知状态，以避免未知 (“X”) 信号的传播。
- Always-on单元作为缓冲器与always-on电源连接，从而在header switches关闭模块主电源后保持供电。这些对已关闭模块中间需要中继器或为保持寄存器提供特定输入的设计很有用。
- Retention registers在断电的情况下保持状态。在某些系统中，设计师会将设计的整个状态写入闪存，以支持长时间断电。然而，如果时间短，或者没有闪存，或者在断电期间仅有少量寄存器需要保持状态，保持寄存器可能是解决办法。
- Balloon latch是拥有主、从和保存/恢复部分的保持寄存器，比标准寄存器或触发器增加大约40%的单元面积。
- Live latch是拥有主和从的保持寄存器，而且从用于保存/恢复，消除了balloon latch的面积开销。
- Level shifters用于将信号从一个电压域转换到另一个电压域，从而增加电压和/或减少电压。
针对40ULP的PVT选项
Foundry-sponsored TSMC 40ULP逻辑库和存储器编译器可用在两组工艺/电压/温度 (PVT)中，如表1所示。1.1V组可在40ULP中以0.9V运行，使设计师能够管理多个电压域。功耗优化套件中的level shifters使设计中的模块能够在0.9和1.1电压域之间传送信号。TSMC接受在FFG和SSG global corners sign-off，使设计师能够在传统total corners的基础上增加性能。
表1：TSMC 40ULP PVTs
特殊触发器在低压下增强性能并降低功耗
设计师可以通过使用特殊触发器并利用更低电压节省物联网设计的功耗预算。多位触发器和高性能触发器的结合可用于降低物联网设备的功耗。
- 延迟触发器用于将信号尽快发射到关键路径逻辑中。
- 建立时间优化触发器为捕捉关键信号提供了极短的建立时间（甚至是负建立时间），使设计师能够扩展时钟，并使用EDA工具中的特性（例如useful skew），从而以更低的电压和更低的能耗实现理想性能。
- 图4显示了2位多位触发器。主锁存和从锁存由内部生成的clock和clock bar驱动。同时使用两个触发器可通过消除两个反相器而减少约10%的面积和约10%的漏电。然而，真正的好处在于降低时钟树的负载，从而可节省25%的动态功耗。
图4：多位触发器
用于Always-on电路的超低漏电库
用于always-on唤醒电路的DesignWare超低漏电库在不使用稳压器的情况下提供了尽可能降低的漏电。它支持0.9V-3.6V的电压，通过使用thick IO oxide，为设计师提供了灵活的电池选项，包括AA电池和锂电池。
该库集包括用于布尔函数的基础组合单元、时序单元（触发器）、时钟单元、带有level shifters的功耗优化套件（用于从高压域向常规和低压域的转换），以及isolation单元。这个库可以直接与电池连接，有助于设计师通过控制芯片上和芯片外稳压器而更有效地管理电源(图5)。
图5：控制芯片上和芯片外稳压器的超低漏电库
用于物联网的存储器编译器
每个物联网设备都需要存储器，常见的一种存储器是高密度单端口SRAM。一般情况下，代码被读取，从闪存中取出，并加载到SRAM中，而处理器从SRAM中运行，保持状态，并且能够从大量存储中运行。
物联网设计还需要高密度单端口register files。这些存储器一般比高密度单端口SRAM更小。超低漏电viaROM可供小型物联网边缘设备存储引导代码，将大部分程序移出闪存。然而，大多数主要子程序和驱动程序可嵌入到ROM中，而且存储的效率要比闪存或者SRAM高得多。借助超低漏电viaROM和SRAM中的source biasing，漏电可降低70%，同时数据得以保留。
物联网应用中存储器的功耗管理至关重要。设计师可以使用深度休眠模式和长沟道器件减少漏电。此外，40nm存储器通过使用读写辅助电路实现超低电压工作, 以显著减少动态功耗。
超低功耗ROM提供了关断模式，通过在不读取时关闭阵列的电源而更大程度减少漏电。这基本可以将漏电降低到零。存储器一般占SoC的很大一部分，因此，将存储器漏电降至零的能力可以节省大量的电池寿命。
测试物联网存储器
存储器需要在生产期间进行测试，而且偶尔也需要在上电时测试。Synopsys推出了嵌入式和外置式存储器测试修复与诊断系统，即STAR Memory System。该系统支持物联网应用的eFlash（见图6所示）。它通过共享STAR Memory System处理器而减少使用面积，有助于设计师减小IC和系统的整体面积。
STAR Memory System的片上eFlash能力消除了通过传统更昂贵的外置测试仪方法测试闪存的需求。借助专门针对eFlash的测试算法，STAR Memory System可以通过简单地利用现有IEEE1149.1标准测试接口而覆盖嵌入式闪存特有的故障。这样可以降低生产测试成本，并加快硅片调试和启动。
图6：支持eFlash对于物联网存储器测试解决方案至关重要
总结
随着设计师对其物联网SoC做出关键决策，他们深刻认识到物联网是一个竞争激烈的领域。只有针对特定功能实现超低功耗的设计师才能赢得先机。为了提高竞争优势，设计师需要分析其选择的低功耗工艺可用的逻辑库、嵌入式存储器和相关的存储器测试解决方案，从而降低其设计的总体功耗。