使用 UCIe IP 确保多 Die（晶粒）系统可靠性

通过在 UCIe IP 中实施全面的可测试性功能，在裸晶粒测试阶段将有缺陷的晶粒排除在外，从而实现 UCIe 接口的高测试覆盖率的解决方案。部分功能包括：

1-      扫描链路覆盖所有综合后的数字电路

2-      专用模块特定自测试 (BIST) 功能

3-      环回内置自测试 (BIST) 功能，覆盖到 IO 引脚的完整信号链路

4-      可编程伪随机二元序列 (PRBS) 和用户定义的测试序列生成器和检查器

5-      错误注入以消除错误通过风险

此外在封装后，将覆盖范围扩展到晶粒间链路的功能，可以帮助实现高水平的测试覆盖范围，包括：

6-      远侧（晶粒间）BIST 环回功能

7-      晶粒间链路 BIST

8-      分析边缘的 2D 眼图边界

9-      各个通道的测试和维修功能

先进封装可实现高密度布线，在硅或 RDL interposer（中介层）上进行细间距，微凸焊点和高密度布线。在组装过程期间，一些微凸焊点的链路可能未良好建立且可能断掉。UCIe 能够在组装后测试和修复这些连接，从而挽回潜在的良率损失。

在生产测试和链路初始化期间执行 UCIe 测试和修复。在测试阶段，以低速检查每个链路是否存在缺陷。通过将数据重新路由到 UCIe 标准预定义的备用链路，来修复有缺陷的链路。

针对先进封装的 UCIe 配置包括每个方向最多 8 个备用引脚（TX 和 RX），以便修复所有功能链路，这其中包括：

1- 4 个备用引脚，用于数据引脚修复，每组 32 个数据引脚中有 2 个备用引脚

2- 1 个备用引脚，用于时钟和跟踪引脚修复

3- 3 个备用引脚，分别用于有效引脚、边带数据引脚和时钟数据引脚修复

当晶粒间链路上没有有效的流量时，就会执行测试和修复。修复完成并且链路初始化后，就会被认定链路质量良好，数据流可以正常通过。生成的 PHY 配置称为 PHY 修复签名，存储在链路两端的内部寄存器中。

由于老化或其他原因，在运行过程中微凸焊点特性的退化可能会影响链路性能。在协议级别上可以通过比特误码率 (BER) 的增加检测到，或者最坏的情况是通过数据丢失检测到。在这种情况下，该链路预计将中断，并执行新的测试和维修步骤。

然而，一些应用对晶粒间链路上的流量连续性有严格的要求 - 它们不能容忍在运行期间中断流量。对于这些情况，可测试性解决方案将信号完整性监控器 (SIM) 添加到每个 UCIe 接收器引脚。

SIM 监控器是嵌入在接收端的小模块。在正常运行期间，它们不断感测接收端引脚处的信号，以识别可能会影响链路性能或表明链路不健康且可能会在不久断开的信号特性的变化。

将各个传感器收集的数据收集在接口外部的监控、测试和维修 (MTR) 控制器中，以供进一步处理。聚合来自多个 UCIe 链路的数据可以即时洞察多晶粒系统的运行状况，并实现链路的预测性维护。

如果通过此程序预测特定链路存在故障风险，则可以禁用该链路，并利用 UCIe PHY 修复机制将数据重新路由到其中一个备用链路，这样可以实现没有流量中断。