DC Explorer

早期 RTL 探索加快设计进度

DC Explorer 可实现早期的 RTL 探索，为 RTL 综合创造一个更好的起点并加速设计的实现。DC Explorer 可容许不完整的设计数据、与DC Ultra（拓扑）相比，它拥有 5 到 10 倍的运行速度优势，并与其在时序和面积方面有着仅相差10%的一致性，因此能够对实现结果提供早期可见性。设计者可以通过 DC Explorer 在设计周期初期，针对各种设计配置有效执行假设分析，从而加快高质量 RTL 和约束的开发速度，并推动更快速、更具收敛性的设计流程。还可以生成可用于在 IC Compiler 中着手物理探索的早期网表。通过非常简易的按键操作从 RTL 探索环境内访问 IC Compiler 设计规划，设计者可以借助 DC Explorer 在设计周期初期，轻松创建并修改布局规划。