原型验证使用案例

加快待测设计 (DUT) 审查

HAPS 原型可工作在数 MHz，有助于加速那些需要大量测试模式的 IP 和子系统的验证以确保其功能。有两种常用的使用模型，一种带有内存预加载/回读 HapsTrak 3 内存子板，或从主机工作站直接发出的流式传输。HAPS UMRBus 提供通过 USB 和 PCIe 两种稳定和高性能的物理链路以及 API，使主机工作站与 HAPS 系统容易集成。对于 DUT 测试，预加载和回读板载 DDR3 SDRAM 上的测试和结果数据，对于查看媒体编解码器是理想的 Synopsys SolvNet HAPS 设计实例目录包括 DUT 测试工具，它集成了 HapsTrak 3 8GB 内存模块的 DDR3 内存接口控制器。用于 Tcl/C/C ++ 的 UMRBus API 能够轻松应用到您的测试环境中，HAPS 卓越的模块化和可重用性让您可以专心从事新的设计和验证任务，无需费心开发自定义测试设备。

加快软件开发

通过使用高性能原型，可在设计过程中提早开始软件开发。HAPS 系统可达到 100 多兆赫的内部系统频率，从而可使 SoC 设计执行软件堆栈的底层固件以及完整的操作系统，甚至应用程序。与 Virtualizer™ 虚拟原型耦合时，HAPS 原型将与 SystemC/基于 TLM 的处理器模型并行运行，从而创建一个独特而强大的混合原型，以实现两种原型验证方法的最佳组合。

最终用户评估

HAPS 系统轻巧便携，只需常规电源即可在客户展示现场、行业会议、“接插集会”以及实验室环境外的验证场景下进行快速装配。

原型验证集群

ASIC 原型现在经常集成作为共享 IT 资源。为了尽量提高投资回报率和回归吞吐量，HAPS-80 原型验证结合了共享和管理功能，以支持多项设计和远程共享使用场景。HAPS 多设计模式 (MDM) 功能支持将多个独立设计编程到一个多 FPGA HAPS 系统上。这有助于 HAPS 用户避免出现空闲 FPGA，并最大限度地利用多 FPGA 系统和更为并行的工作流程。集成的以太网接口和运行时管理服务器可让远程客户端连接到系统，以便为一个或多个 FPGA 分配和运行设计。这样可以提供运行时场景，让单个 IP 模块、子系统或完整 SoC 设计同时运行。