HAPS-80プロトタイプ

ASIC/SoC設計のプロトタイプを2週間以内で実現

ASIC IPおよびSoC設計のプロトタイプは、新しいデザインが特定の仕様または標準に準拠し、顧客ニーズも満たしているということを確認するための、最も信頼性が高く、手頃なコストで実現できる方法です。シノプシスのHAPS®（High-Performance ASIC Prototyping System）プロトタイピング・システムは、最高のシステム性能、および物理インターフェイスとの容易な統合を最短期間で実現することを目的としています。

HAPSシステムのアーキテクチャに関する知識を活かして構築されたシノプシスのHAPS ProtoCompilerソフトウェアは、パーティショニングを自動化し、最初のプロトタイプ完成までの平均期間を2週間以内、その後のコンパイルのやり直しを数時間以内と、非統合型プロトタイプと比べて格段に所用時間を短縮します。

データシートのダウンロード

HAPS-80 Prototypes and features in a flow chart

HAPS-80の機能：

2600万から16億ASICゲートまで実装できる拡張性を備えたモジュール化システム・アーキテクチャにより、IPブロック単体、プロセッサ・サブシステム、包括的なSoCといった幅広いデザイン規模に対応します。500K～4百万ASICゲートのシステム容量の場合は、HAPS Developer eXpress（HAPS-DX）シリーズをご覧ください。
単一のFPGA IPモジュールを複数FPGAのSoCモジュールに統合し、技術チーム間でのプロトタイプの再利用を向上させるための移行パスを提供
機能拡張したHapsTrak 3 I/Oコネクタ・テクノロジと高速光時分割多重により従来のピン多重と比べてデータ・スループット性能が最大3倍向上
システムの定義と構築をサポートするユーティリティによりハードウェア・アセンブリを高速化し、プロトタイプの電気機械的健全性を確保
先進の電力・冷却管理
デザイン・プランニング・ツールによりブロックレベルの個別IP検証から完全なシステム統合までのプロセスを効率化し、プロトタイプ完成までの期間を2〜3カ月単位で短縮
ライブ・システムのシステム・コンフィグレーションを直接探索/制御するためのアクセスを提供するシステム・コンフィグレーション・ソフトウェア
高速な非侵入型のディープ・トレース・デバッグにより、各FPGAが1,000ビット以上のデバッグ信号のキャプチャに対応し、結果をオンボード・メモリー・リソースに保存
追加ハードウェアなしで、標準のネットワーク・ハブへの接続によりアクセスできるグローバル・システムを可能にするNative Ethernet接続
HAPSシステム間で複数のデザインを同時に実行可能なマルチデザイン・モード
WindowsまたはLinuxワークステーションからシノプシスのFPGAベース・プロトタイプのコンフィグレーションやデータ通信を行うためのハードウェア・インフラストラクチャ、OSデバイス・ドライバ、各種APIを提供するHAPS UMRBus。
ハイブリッド・プロトタイピングなどの高度な用途を提供
HAPS-80プロトタイピング・システムは1、2、4 FPGA機種の組み合わせで入手可能

主な特長

信頼性

HAPSユーザーは、徹底したテストと厳格な製品リリース条件の組み合わせにより実現した高い可用性、信頼性、ユニット間の機能の一貫性のメリットを活用できます。

高性能

HAPSプロトタイピングはその優れた性能によって、IPブロック単体からCPUサブシステムを統合した完全なシステムに至るまでの幅広い検証シナリオに対応し、業界をリードしています。

優れた容量拡張性

モジュール式のハードウェア・アーキテクチャと最先端の大容量FPGAテクノロジを採用したHAPS-80システムは2,600万～16億ASICゲートに対応します。

可視性と管理容易性

複数FPGA間でのシームレスなシグナル・キャプチャと多岐にわたるデータ格納オプションをご提供しているため、プロトタイプ・リソースや分割プランへの影響を最小限に抑えて、内部状況への高度なアクセスと制御を行うことが可能です。

プロトタイプ構築が容易

業界をリードするEDAベンダのIPおよびASIC向けRTLからFPGAへの実装テクノロジを採用することで、高性能プロトタイプの実現にかかる工数を削減します。

接続オプション

FPGAベース・プロトタイピング・ユースとして単独使用する場合にHAPS-80が多くのメリットをご提供するのはもちろんですが、ワークステーションの接続性によってシミュレーション環境からの移行を容易にし、SystemC/TLMモデルを統合したハイブリッド・プロトタイピング・システムを構築できるため、従来なし得なかった短期間でSoCプロトタイプを実現できるという長所があります。