시높시스, 삼성 파운드리 저전력 공정에서 첨단 노드 5G/6G SoC를 위한 생산성 및 품질 향상

디지털 세계의 연결성 확대 실현

모든 것이 스마트해지는 우리의 디지털 세계를 지탱하기 위해서는 첨단 노드의 아날로그 및 RF 디자인이 필수적이다. 그러나, 5G/6G, 자동차(automotive), 고성능 컴퓨팅 등의 애플리케이션에서 대역폭과 레이턴시(지연시간) 조건을 충족하는 칩을 디자인하는 것은 복잡하고 시간이 오래 걸릴 수 있다. 오늘날 사용 가능한 8나노 RF 디자인 레퍼런스 플로우는 업계 최고 수준의 회로 시뮬레이션 및 레이아웃 생산성 성능과 정밀한 전자기(EM) 모델링을 통해 공정 효율성을 제고하고 레이아웃 디자인 수행 시간을 단축한다. 이 레퍼런스 플로우는 시높시스와 앤시스의 툴을 적용하여, 회로도(schematic) 디자인, 시뮬레이션, 레이아웃, 추출, 전자기(EM) 시뮬레이션, 물리적 검증 등을 포괄하는 RF 디자인에 대한 입증된 방법론을 기술한다. 관련된 DSK는 애플리케이션 노트, 튜토리얼, 디자인 사례를 포함하며, 다음과 같은 내용의 첨단 디자인 방법론 관련 주제를 다룬다.

• 디자인내 기생성분 분석 – 레이아웃 동안 사인오프 툴을 사용하여 캔버스(canvas)의 기생성분 측정 가능
• 온 칩(on-chip) 인덕터 디자인 – 시높시스의 커스텀 컴파일러(Custom Compiler™)의 디자인 및 레이아웃 환경에 앤시스의 벨로체RF(VeloceRF™)가 접목되어 인덕터 소자 생성 가능
• 부분적인 레이아웃 추출 및 시뮬레이션 – 디자인에서 기생성분의 영향에 대해 조기에 피드백을 얻기 위해 일부 완료된 디자인에서 기생성분을 추출하여 기생성분 시뮬레이션 가능
• 템플릿을 통해 디자인 재사용 – 시높시스의 커스텀 컴파일러(Custom Compiler) 레이아웃 템플릿을 사용하여 고품질 레이아웃을 더 빠른 시간 안에 작성 가능

해당 플로우의 핵심 구성 요소로는 디자인 및 레이아웃 제품인 시높시스 커스텀 컴파일러(Custom Compiler™), 회로 시뮬레이션 제품인 시높시스 프라임심(PrimeSim™), 기생성분 추출 사인오프 제품인 시높시스 스타RC(StarRC™), 물리적 검증 제품인 시높시스 IC 밸리데이터(IC Validator™)를 갖춘 시높시스 커스텀 디자인 제품군(Synopsys Custom Design Family)과 유도성 소자와 전송선 합성 제품인 앤시스 벨로체RF(VeloceRF), 첨단 나노미터 EM 분석 제품인 앤시스 랩터X(RaptorX™)와 앤시스 랩터H(RaptorH™)가 있다.

앤시스의 요르고스 코초야노풀로스(Yorgos Koutsoyannopoulos) R&D 부문 임원(VP)은 “RF 디자인을 위한 첨단 레퍼런스 플로우를 위해 시높시스, 삼성과 협력하게 되어 기쁘다”며 “앤시스의 인덕터 디자인 및 EM 추출 툴은 시높시스의 커스텀 컴파일러(Custom Compiler) 디자인 및 프라임심(PrimeSim) 시뮬레이션 솔루션과 함께 빈틈없이 작동하여 최고 수준의 기능으로 최고 난이도의 디자인을 처리할 뿐 아니라 선단 공정의 효과를 모델링할 수 있으며, RF 디자인 플로우가 엔드 투 엔드로 완료될 수 있도록 한다. RF 디자인 블록의 설계, 최적화, 검증을 위한 직관적이고 사용이 용이한 플로우를 공동으로 제공하고 있다”고 밝혔다.

시높시스의 아빅 사르카르(Aveek Sarkar) 엔지니어링 부문 임원(VP)은 “시높시스와 삼성은 양사의 공통 고객이 삼성의 최신 기술을 통해 원활하고 생산적인 디자인 워크플로우를 구현할 수 있도록 긴밀히 협력해 왔다”며 “앤시스와의 긴밀한 관계를 통한 금번 RF 디자인 레퍼런스 플로우와 DSK는 첨단 무선 시스템 개발을 위해 공정 효율성을 제고하여 모든 것이 스마트해지는 세상을 지속 추진해 나갈 것”이라고 말했다.

기사원본