시높시스와 삼성 파운드리, 저전력 및 고성능이 필요한 모바일, HPC, AI 디자인을 위한 3나노 공정 기술을 가능하게 함

삼성 파운드리가 인증한 시높시스의 디지털 디자인 및 맞춤형 디자인 플로우, 다수의 성공적인 테이프아웃으로 제품 생산 준비태세 검증 

미국 캘리포니아주 마운틴뷰, 2022년 10월 3일

최소면적에서 더 적은 소비전력으로 최고성능이 필요한 반도체 디자인에서 삼성의 3나노(nm) GAA(Gate-All-Around) 기술 도입을 촉진하기 위해 시높시스(나스닥: SNPS)와 삼성이 오래 협력한 결과, 삼성 파운드리의 최첨단 공정에서 인증된 시높시스의 디지털 디자인 및 맞춤형 디자인 툴과 개발 플로우를 적용한 여러 테스트 칩의 테이프아웃이 성공했다고 오늘 시높시스가 발표했다. 삼성의 새로운 SF3 기술은 삼성의 SF5E 공정 대비 전력 50% 절감, 성능 30% 향상, 면적 30% 축소가 입증되어 양사의 공통 고객은 그 이점을 누릴 수 있다.

삼성전자 파운드리사업부 디자인 테크놀로지팀의 김상윤 상무는 “오늘날 모바일, 고성능 컴퓨팅, AI 등 고난이도의 애플리케이션에는 미세구조의 한계를 뛰어넘는 소비전력과 성능 수준이 필요하다”며 “EDA 디자인 플로우 인증에 있어 시높시스와 오랜기간 협력함으로써, 양사의 공통 고객에게 전력, 성능, 면적 측면에서 상당한 장점을 제공하게 되었다”고 덧붙였다.

 

더 자세한 내용은 아래 페이지 참조

·         시높시스 디지털 디자인 제품군: https://www.synopsys.com/implementation-and-signoff/fusion-design-platform.html

·         시높시스 커스텀 디자인 제품군: https://www.synopsys.com/implementation-and-signoff/custom-design-platform.html

 

지속적인 실리콘 고도화를 위한 협력

시높시스와 삼성은 혁신을 지속하여 상호연결된 스마트한 세상에 필요한 실리콘 발전을 추진해 왔다. 삼성 파운드리는 PPA 디자인 지표를 기반으로 공정 옵션을 효과적으로 평가하여, 자사의 3나노 공정 개발 비용과 일정의 효율성을 제고했다. 삼성 파운드리는 자사 플로우에 시높시스 DSO.ai™ 기술을 계속 반영함으로써 머신 러닝 기능을 활용하여 칩 디자인 워크플로우에서 선택 항목을 대량으로 확대하여 탐색하고 공정 개발을 가속화하고 있다.

 

시높시스 EDA 그룹의 샹커 크리슈나무티(Shankar Krishnamoorthy) 총괄 임원은 “시높시스는 삼성 파운드리와 전략적으로 협력하여 삼성의 각 세대별 공정 기술 고도화에 있어 삼성과 함께할 수 있었다”며 “삼성의 최첨단 3나노 기술에서 인증된 선두적인 EDA 디자인 플로우를 통해, 양사의 공통 고객은 첨단 SoC 디자인 역량을 극대화하고 성공적인 실리콘 생산 과정을 앞당길 수 있을 것”이라고 밝혔다. 

기사원본 

 

시높시스 소개
㈜시높시스(나스닥 : SNPS)는 일상에 필요한 전자제품 및 소프트웨어 애플리케이션을 개발하는 혁신 기업을 위한 Silicon to Software™(실리콘에서 소프트웨어까지) 파트너다. S&P 500 기업인 시높시스는 EDA(반도체 설계 자동화) 및 반도체 IP에 있어 글로벌 리더로서 오랜 역사를 가지고 있으며, 업계에서 가장 폭넓은 애플리케이션 보안 테스트 툴 및 서비스 포트폴리오를 제공한다. 첨단 반도체를 만드는 SoC(시스템 온 칩) 설계 업체든, 더 높은 수준의 보안이 확보된 고품질 코드를 만드는 소프트웨어 개발 업체든, 시높시스는 혁신적인 제품 출시에 필요한 솔루션을 보유하고 있다. 더 자세한 내용은  www.synopsys.com 참조.