DSO.ai
由人工智慧驅動的設計應用
瞭解更多 →
藉由機器學習 突破記憶體發展4 個關鍵瓶頸
對於電子設計來說，永遠不可能有足夠的記憶體，尤其是當最終產品涉及人工智慧(AI)或機器學習(ML)時。大量的高性能記憶體提供了自動駕駛和智慧型行動裝置等系統所需的即時(或近似即時)結果。
為滿足人工智慧、伺服器、汽車等應用特定的效能、功耗及面積(PPA)需求，半導體設計業正朝著開發更多客製化晶片而非通用的記憶裝置的方向發展。鑒於日益普及的資料密集型應用，晶片設計者需要快速產出各式各樣的衍生設計以滿足需求。
如何在開發能達成PPA目標、日益龐大且越趨複雜記憶體裝置的同時，也能滿足產品上市時程的目標？
這篇部落格的貼文取材自先前發表在《半導體工程》的文章，解釋為什麼傳統記憶體設計流程已不足以支援先進的記憶體裝置。請繼續閱讀本文，以瞭解在機器學習的大力協助下，如何能加速記憶體設計週期。
為何先進的記憶體設計需要不同的開發流程
現今記憶體架構更勝以往地被分為2.5D/3D的多晶片型設計。從設計、分析和封裝的角度來看，這些類型的架構相當具有挑戰性。考慮到完整的記憶體陣列(memory array)，在設計最先進的高頻寬記憶體(HBM)或3D NAND快閃記憶體晶片時，必須將晶片之間的互連以及配電網 (PDN)納入考量，以優化PPA和矽晶可靠度。
當涉及到先進的記憶裝置時，傳統的記憶體設計和驗證技術並不能完全勝任這項工作。模擬大型陣列是很耗時的，並且會由於周轉時間過長而延遲產品上市時間。當在製程後期才發現設計有問題，解決這些問題所需的手動反覆循環將再進一步導致延遲。
記憶體設計和驗證過程的「左移」(shift left)，是面對這些挑戰的唯一方法。將記憶體設計左移，可以更早進行更好的分析，避免在流程後期出現意外，也能減少反覆運算。採用這種方法還可以避免記憶體開發中影響整體周轉時間和上市時程的四個關鍵瓶頸：巨集單元特性化(macro cell characterization)、區塊設計(block-design)優化、佈局前後的模擬差異以及客製化佈局設計。
突破記憶體設計瓶頸
讓我們仔細看看這四個關鍵的記憶體開發瓶頸。巨集單元特性化需要蒙地卡羅模擬(Monte Carlo simulations)，或所謂的統計模擬，這雖然重要，但在傳統上仍屬於記憶體設計分析階段的可管理部分。然而，先進的記憶體設計會大幅增加執行詳盡的蒙地卡羅模擬所需的時間和資源，使其成為不切實際的解決方案。針對高sigma特性和確保設計的穩健性，更需要執行數十億次的模擬。幸運的是，機器學習(ML)在此可成為救星。藉由使用高精度的設計替代模型進行訓練，以預測高sigma電路行為，可以實際減少所需的執行次數。根據已發表的案例研究顯示，這種方法相較傳統方式可提升100-1000倍的速度，同時提供黃金標準SPICE結果1%以內的準確度。
延長記憶體計畫項目周轉時間和上市時程的主要原因是需要根據分析過程中的見解來變更設計。依照傳統的流程，將對拓撲(topology)結構作出決定、選擇如電晶體尺寸和R/C值的設計參數、模擬設計、檢查輸出。如果結果不符合計畫項目的PPA目標，就必須調整參數、重新模擬、重新評估結果。這種手動的反覆運算循環不僅會佔用寶貴的工程資源，也會導致進度延誤。
機器學習加速的成果和人工智慧驅動的優化
如果機器和演算法可以自動優化設計呢？近年來，我們已經看到設計空間優化成為數位設計中一個完整的以AI驅動的工作流程。AI代理可以自動選擇元件參數、執行模擬、從結果中學習並在正確的元件參數上調整以反覆收歛。設計工程師可依靠AI驅動的設計優化，利用更少手動作業，更快地實現設計目標。
佈局前和佈局後模擬之間的差異則是另一個主要的反覆運算來源，它會延長周轉時間和上市時程。以盡可能在佈局前準確地預取(pre-fetch)寄生效應對時序、功率、雜訊和穩定性等設計規格的影響為目標，避免從佈局中提取寄生效應時出現意外。不幸的是，在傳統的流程中，這些令人不快的意外很常見，也會導致重複佈局和模擬。那什麼是解方呢？一個早期寄生分析的工作流程，可以準確估計佈局前和部分佈局設計的淨寄生參數(net parasitics)。根據已發表的研究案例顯示，使用早期寄生分析工作流程來預取寄生參數，可將設計的佈局前和佈局後時序之間的差距從20-45%減少到0-20%。而其中，顯示出具重大前景的新興技術是機器學習(ML)的應用，可藉由預測互連寄生效應進一步強化早期寄生分析工作流程。
雖然加速記憶體設計的模擬和分析是左移過程的重要一步，但也有機會減少客製化佈局階段的時間和精力。在記憶體設計中，相同的子電路(sub-circuit)拓撲結構經常出現。創建和應用提取佈局和佈線模式的範本(template)，提供重新使用設計專家創建的現有佈局的機會。資淺的設計人員可以利用這些範本，使用任何需要的元件尺寸創建新的佈局。不僅節省了時間，還使資淺設計人員能夠從原始佈局所展現的專業知識和經驗中受益。根據已發表的案例研究顯示，創建和使用範本可以使記憶體中的關鍵類比電路的佈局周轉時間加快50%以上；無論工程師的經驗如何，都能產生更一致的佈局品質。機器學習技術代表佈局設計的下一個新領域，使類比佈局和佈線自動化，並進一步推動佈局生產力提升高。
將記憶體開發左移的客製化設計解決方案
為了克服四個主要的記憶體設計和驗證瓶頸，可以在Synopsys Custom Design Family中找到相關技術說明。其中，新思科技 PrimeSim™ continuum電路模擬技術提供機器學習驅動的高sigma蒙地卡羅模擬和統一的工作流程，消除伴隨point tool流程而產生的問題和不一致。與新思科技 PrimeWave™設計環境整合，PrimeSim解決方案還提供早期寄生分析。最後，新思科技Custom Compiler™設計和佈局解決方案全面支援重複使用基於範本的設計。
隨著每一代晶片的誕生，記憶體設計和驗證的挑戰也越來越大。新思科技旗下完整的技術及解決方案，可協助記憶體設計左移，加快周轉時間和上市時程，並獲得所需的PPA結果。