SoCは、組込みソフトウェアを内蔵したハイパフォーマンス/低電力のシングルチップに多様な機能を搭載することによって、エレクトロニクス業界に革命を起しています。当然のことながら、機能の集約により、SoCがより大きく複雑になるため、検証手法やツールのパフォーマンスと生産性が重要になります。シノプシスの検証ソリューションは、これらの多機能チップの検証ニーズに対応して進化し続けてきました。本セッションでは、シノプシスの検証ソリューションの展望と戦略をご説明します。また、直近リリースしたVerification Compiler、および新しいスタティック/フォーマル検証プラットフォームについてもご紹介します。さらに、Verification CompilerとZeBuエミュレーション・ソリューションとHAPSプロトタイピング・ソリューションを柔軟に使いこなすことによって、現在SoCが抱えている開発期間短縮という課題を乗り越える方法についてもご説明します。

検証計画策定、検証メトリックの検討と実装、テストの実行、結果の解析といった検証フローの各フェーズにおける課題に対し、シノプシスの最新検証ソリューションがご提供する解決策をご紹介します。検証計画策定のフェーズでは、検証項目と検証メトリックあるいは検証仕様書との関連付けの手法について、検証メトリックの検討フェーズでは、ユーザー定義のカバレッジ以外にツールから自動的に生成可能な機能カバレッジについて、実行のフェーズでは、リグレッション・テスト・スイートの効率的な運用について、そして最後の解析フェーズでは、検証環境の有効性そのものを評価する方法、カバレッジ・データを効率的に解析しカバレッジを効果的に収束させるための手法をご紹介します。

今日の多機能SoCには、先進のプロトコルとロジックにまたがる非常に複雑な検証作業が待ち受けています。 組み込まれるIP数の増加、デザインの大規模化に加え、クロック構造の複雑化によりクロックドメインをまたがるパスも爆発的に増加しています。設計後段でのバグ取りやリスピンを避けるためには、可能な限り設計の初期段階でクロックドメイン・クロッシング(CDC)チェックを実行することが必要になります。シノプシスが新たに開発したフォーマル検証プラットフォームは、SoC検証課題の克服に不可欠な検証容量、スピードそして柔軟性を備え、また、短時間でルートコーズ解析を行うための分析、フィルタリング、デバッグ・テクニックを提供します。 本セッションでは、CDCチェック機能(VC CDC)を中心に、その他の機能(VC Formal)についても触れ、次世代のフォーマル検証技術について紹介します。

昨今のSoCにおける多機能統合化の傾向は、チップ検証に要する時間を大幅に増加させる要因になっています。前世代の製品よりさらにアグレッシブな省電力化が要求されるなか、設計者は短い検証期間へのインパクトと葛藤し消極的なローパワー技術の採用という妥協を余儀なくされています。複雑化の一途を辿るローパワー検証に歯止めをかけるべく新たに開発されたシノプシスのVC LPは、大規模SoCへの対応を念頭に置き、「使い易さ」にフォーカスすることで飛躍的な検証効率の向上を実現させました。本セッションではダイナミックとスタティックの両観点から、VC LPの特長、MVSIMのVCS X-PROPやVerdiと連携したLPカバレッジとデバッグ機能など、今すぐ使えるUPFベースのローパワー検証新技術をご紹介します。

近年のSoC開発における検証工程では、複雑化の一途を辿るバス部の性能ボトルネックの解析と対処が、機能デバッグよりも大きな負担になり始めています。性能ボトルネックの解析・対処とは、バス・アクセスの同時集中を特定し、分散するよう制御を最適化することですが、画像処理分野では各タスクが極めて長いサイクルに渡るため、波形目視と手作業による従来手法では、限界が見えていました。そこで、エンジニアの作業ノウハウを簡単かつ柔軟に組み込めるVerdiを導入し、従来手法を自動化することで性能ボトルネックの“見える化”を実現しました。その結果、エミュレータ(Zebu)などの出力波形を利用したSoCのバス性能解析において、短時間で手間なく確認が可能となり、工数を大きく削減することができました。本セッションでは、その手順と効果を詳しくご紹介します。

近年PCIe I/FをもつARMベースのASSPやCSSPが開発され、それらの製品とASICを組み合わせた製品の開発案件が増えてきています。このようなシステムの開発期間短縮のために、試作ボード完成前に実際のソフトウェア動作を確認することが求められています。しかしながら、検証環境を構築するためには、CPUコアやその周辺の部品が揃っていることや検証環境構築に関する経験が必要であり、容易なことではありません。今回、ARMコア周りのデザインについてVDK for ARM CortexをPCIe I/FにはDesignWare IPを使いASICデザイン部分をエミュレータ ZeBu Serverに実装し、両ツールを繋げたハイブリッド・エミュレーション環境を使うことでシステム検証環境を実現、実設計に適用し成果を得ることができました。本セッションでは、この環境を汎用的に使用できる構成としてまとめたハイブリッド・エミュレーション・キット、ならびにハイブリッド・エミュレーション環境を構築し、実製品開発に適用したコニカミノルタ社の事例をご紹介いたします。

車載向け機能安全規格ISO26262では、ハードウェアが故障した場合の安全度を定量化するため、故障発生時の検知率の算出が必要です。本セッションでは、Certitudeを用いて故障を注入するシミュレーションを実施し、故障を検知できる割合を算出する事例および課題と対策についてご紹介します。

ソフトウェア無線(SDR)は複数の無線通信方式に対応する必要性から生まれ、マルチバンド/マルチモード端末により快適なモバイル通信環境を実現する技術です。新たな通信アルゴリズムに対して信号処理回路を開発せずに、汎用ハードウェアのソフトウェア入れ替えにより柔軟かつ低コストで実装可能です。今回、シノプシス、マスワークス、NECソリューションイノベータの3社により、SDRシステム向けのアルゴリズム設計環境とRTL設計環境を統合した検証プラットフォームを共同開発しました。MATLAB®/Simulink®とVCSによるマルチ言語対応を特長としています。本セッションでは、この検証プラットフォームの概要と、システムの基幹部品であるモデムFPGAに適用した事例をご紹介します。