Cloud native EDA tools & pre-optimized hardware platforms
정의
실리콘 포토닉스 (SiPh)는 광 집적 회로 (PIC)를 만들 수 있는 재료 플랫폼입니다. SOI (Silicon on Insulator) 웨이퍼를 반도체 기판 재료로 사용하며 대부분의 표준 CMOS 제조 공정을 적용할 수 있습니다.
실리콘 포토닉스 (SiPh)는 광 집적 회로 (PIC)를 만들 수 있는 재료 플랫폼입니다. SOI (Silicon on Insulator) 웨이퍼를 반도체 기판 재료로 사용하며 대부분의 표준 CMOS 제조 공정을 적용할 수 있습니다.
PIC는 데이터 전송을 활성화, 확장 및 증가시킵니다. PIC는 기존 전자 회로보다 소비전력과 발열이 적어 에너지 효율이 높은 대역폭 확장이 가능합니다. SiPh는 CMOS(전자) 제조와 호환되기 때문에 SiPh PIC는 확립된 파운드리 인프라를 사용하여 제조할 수 있습니다. 포토닉스의 물리학을 감안할 때 구형 CMOS 노드는 포토닉 소자와 회로를 패턴화하고 제작하는 데 매우 적합할 수 있습니다.
회로 내 포토닉 디바이스 사이를 연결해주는 도파관은 실리콘 코어로 만들어지며 rib 또는 strip과 같은 스타일로 제공되며, SOI 기판의 산화물 (oxide)을 바닥 클래딩으로 사용하고 공기 또는 다른 실리콘 산화막 (silicon oxide)을 상단 클래딩으로 사용합니다. 빛은 이러한 도파관을 통해 전송되며 실리콘의 재료 특성을 고려할 때 적외선 신호에 한하여 큰 손실 없이 전송될 수 있습니다. 오늘날, 실리콘 포토닉스 PIC 공정은 종종 실리콘 질화물 (silicon nitride)로 만들어진 도파관을 핵심 재료로 포함하며, 이는 가시광선을 포함한 더 넓은 범위에 걸쳐 파장을 전달할 수 있습니다.
오늘날 광원(레이저, 광 회로 및 시스템의 "전원 공급 장치")은 재료의 간접 밴드갭(재료의 가전자대와 전도대 사이의 수평 이동)으로 인해 실리콘으로 제조할 수 없습니다. 빛이 발생하려면 재료에 직접 밴드갭이 있어야 합니다. 따라서 InP(Indium Phosphide)와 같이 직접 밴드갭을 가진 다른 재료(III-V 재료)는 전기 통신 및 데이터 통신 (1550 및 1310nm)에 사용되는 파장에 대한 반도체 레이저를 만드는 데 가장 일반적으로 사용됩니다. III-V 재료 또는 완전한 레이저를 SiPh 웨이퍼(칩)에 통합하여 광 회로 내의 광 구성요소를 구동하기 위한 다양한 기술이 존재합니다.
PIC는 "일반" 또는 전자 IC 없이는 애플리케이션을 지원하는 완전한 솔루션을 구성할 수 없습니다. 광 플러그형 트랜시버에서 변조기를 구동하고 광검출기의 신호를 증폭하기 위한 회로가 필요하며 종종 추가 디지털 전자 신호 처리가 필요합니다. 실리콘 포토닉스 제조 공정은 파운드리마다 다를 수 있으며 전기 장치를 포함합니다. 이 경우 모놀리식 실리콘 포토닉스 (monolithic silicon photonics)에 대해 이야기한다면, 설계자는 패키지에 결합해야 하는 두 개 또는 그 이상의 칩을 설계하는 대신 전기적 기능과 광학적 기능을 모두 가진 하나의 칩으로 설계할 수 있습니다. 모든 제품 개발 시 늘 그렇듯이 특정 애플리케이션에 어떤 기술을 선택할지에 대한 의사 결정에는 비용, 성능, 시장 출시 시간 등의 고려 사항이 수반되며 잠재적인 파운드리 및 패키징 제공업체와의 조기 제휴는 올바른 트레이드 오프 분석을 수행하는 데 도움이 됩니다.
SiPh는 광 데이터 통신, 센서, 생물 의학, 자동차, 천문학, 항공 우주, AR/VR 및 AI 애플리케이션에서 점점 더 많이 사용되고 있습니다. 자동차 애플리케이션의 예로 자율 주행 자동차에 사용되는 LiDAR 칩이 있습니다.
Synopsys는 전자 및 포토닉스를 포괄하는 실리콘 포토닉스를 위한 독창적이고 완전한 종단 간 (end to end)설계 솔루션을 제공함으로써 업계를 지원합니다. Synopsys는 실리콘 포토닉스 제조, PDK 및 도구 구현의 개발을 지원하기 위해 모든 주요 파운드리와 긴밀하게 협력하고 있습니다.