人工智慧如何讓數位設計生產力最大化

本文原文由Rob van Blommestein撰寫

英文原文：How AI Is Enabling Digital Design Retargeting to Maximize Productivity

5奈米以下的晶片需求在半導體市場正快速增長，也促進現今領先群倫的消費性產品和數據中心的發展。這些設備不只體積變小，功能也變得更加強大。但不幸的是，晶片的複雜性日益增加，再加上技術人才的短缺，使得企業在迎合激進的市場需求時漸漸感到吃力。

企業所面臨的挑戰是要提高組織的效率和生產力，而人工智慧(AI)已然成為實現這個目標的一種方式。事實證明，人工智慧在協助優化設計以滿足嚴格的功耗、效能和面積(PPA)目標方面有著顯著的績效。隨著全球的計算需求持續超越摩爾定律，企業需要釐清如何有效利用仍然可行的大型積體電路設計，並重新定向在能將其應用在具有可用效能的製程節點，同時利用新的節點所具備的潛在性能和功效。

這種重新定向的專案通常會被視為一項全新的項目，其所需的時間與工程資源皆與原本的項目相同，但會影響上市時間和成本，因此也對產品和業務策略的可行性帶來影響。

如今，人工智慧可以讓晶片設計重新定向的工作變得更簡潔、更具成本效益。

RISC-V高性能運算核心的設計目標重定

自2020年我們推出 Synopsys DSO.ai以來，這項技術就被頂尖半導體企業採納用來擴大設計能力。最新一代的DSO.ai採用新的人工智慧核心引擎，縮短2倍的週轉時間(TAT)，並改善20%的結果品質(QoR)。

而自從DSO.ai問世後，其人工智慧引擎就不斷在學習，從優化初始設計到衍生設計都可以派上用場。當找出符合目標規格的最佳優化策略後，人工智慧引擎就不再是「冷啟動」，而是形成「暖啟動」。新一代的DSO.ai的學習能力又更上一層樓，並能將「暖啟動」的能力運用在衍生的製程節點上，進而將設計目標重定。

當我們檢視RISC-V高性能計算(HPC)核心從5奈米變更為4奈米的這個案例時，就可以發現這種目標重定的能力正在發揮作用。

在這個案例中5奈米的 RISC-V高性能計算(HPC)核心是單一的「大核心」，針對數據中心的應用有500,000個instance。一開始設定5奈米的目標規格包括性能至少為1.95GHz，以及功耗不超過30mW，核心面積的規格則是426um x 255um。採用RISC-V絕佳的參考流程，讓Synopsys Fusion Compiler RTL-to-GDSII實作解決方案，能夠滿足面積和功耗的要求，但是性能表現不足，只有1.75Ghz的速度。若要縮小這項差距，預計需要兩名專業的工程師耗時一個月的努力才可達成。

圖1：RISC-V高性能運算(HPC) 5奈米設計基準的最佳化結果

首先，讓我們了解設計空間優化技術，是如何從「冷啟動」運用到達成優化目標。在這個例子中，我們允許解決方案針對25種排列進行優化，其中包括那些來自RISC-V高性能運算(HPC)工具箱，以及時序、legalizer和功率策略等的排列。理論上，排列變化可組成的搜索空間有1億個，這個大小的搜索空間在理論上需要執行1億次Fusion Compiler才能完成。然而，只需藉由一個由DSO.ai驅動的優化主機，我們就能同時進行3次迭代(iteration)而將Fusion Compiler的工作數量減少到只需要30次。這項解決方案在無人力介入的情況下，只要2天就可以完成任務，並且在性能方面實現了1.95GHz的規格目標，甚至達到比預期更好的功耗(27.9Mw)，同時仍然維持在指定的面積參數內。

圖 2：在5奈米RISC-V高性能運算(HPC)核心中採用DSO.ai 後的優化結果

現在，讓我們看看如何將從5奈米「冷啟動」中學習到的經驗，在「熱啟動」的情況下應用，並將設計重新定向為4奈米的技術。從5奈米跨到4奈米的過程中，包括將尺寸縮小10%以符合404um x 242um的面積大小，性能目標也從1.95GHz增加到2.1GHz，同時功率要求維持在30mW。排列變化的數量保持不變，同樣維持1億個搜尋空間。透過利用5奈米的訓練數據，運算配置將從3次迭代的並行計算所需執行30次Fusion Compiler的工作量，縮減到只需在單一次迭代執行15次Fusion Compiler；相較於「冷啟動」減少了6倍。如此一來，該解決方案便可在無人力介入的情況下，在一天之內完成任務，並獲得性能顯著提升至2.15GHz、功耗降至29.4mW，同時保持在縮小的目標面積內。