使用基於機器學習的巨集佈局,進行更快速且更佳的布圖規劃

存在於現今消費性與商業電子產品中的晶片尺寸和複雜度已經到達令人難以想像的程度。幾種大型的裝置或元件包括中央處理器 (central processing unit, CPU)、圖形處理器 (graphics processingunit, GPU),以及在單一晶片上整合了諸多功能的系統單晶片 (SoC) 等。此外,晶片本身也透過2.5DIC 和 3DIC 等多晶粒 (multi-die) 方法突破其傳統的極限,改善資料傳輸並混合技術節點,進而推動自動駕駛汽車等應用,達到提高效率並降低成本的目的。

本篇技術白皮書重點在於晶片的布圖規劃 (floorplanning) 與巨集佈局 (macro placement) 的關鍵步驟,而這也對滿足 PPAC 需求至關重要;與建造房子或摩天大樓的模式類似,布圖規劃就是建構可實現所需的 PPAC 結果的晶片藍圖。而如同在諸多技術領域的應用,機器學習 (ML) 等基於 AI的技術,可以將布圖規劃提升到新水平。

技術白皮書下載
歡迎下載技術白皮書,瞭解如何透過機器學習的巨集佈局,加速且優化布圖規劃。