針對超融合(Hyper-Convergent)晶片設計 需要新的電路模擬方式

在這個以數據驅動的世界，高效能計算(HPC)及人工智慧(AI)等領域的相關應用正形成焦點，它們也提供改變人們生活的智能應用與洞見。然而，HPC與AI設計的複雜度不斷增加，也驅動更精密半導體元件的需求。在超融合設計(hyper-convergent design)領域中，越來越多的零組件和科技相互結合，從而滿足運算密集型(compute-intensive)應用對頻寬、效能及功耗的需求。實現功耗、效能及面積(PPA)的目標則是需要將此類複雜的晶片視為一個單一系統進行分析，然而這種分析方法很難透過傳統、功能互異的工具來執行。本文中，我們將探討IC超融合的趨勢，並說明為何傳統的、分散式電路模擬方法已經無法勝任。

IC超融合是什麼？簡單來說，超融合IC設計是由整合於同一裸晶(die)或同一封裝上的不同零組件所組成的。它就像是我們熟悉的系統單晶片(system-on-chip; SoC)，但具備更多功能。例如，單一裸晶或封裝可以具備包含類比、數位及混合訊號的不同零組件，其中一些零組件可構建於不同的處理節點上，並可滿足各式功能。而在系統級封裝(SiP)中使用2.5D/3D架構將各種零組件垂直整合時，其複雜度又會再提高。

科技發展世代更迭，SoC也隨著應用需求而成長且整合程度日益複雜。直到2015年，先進節點SoC成為數位設計的主流，在成熟節點上具有單獨的分散式類比零組件，在晶片上資料傳輸速率相當低。到了2020年，帶有整合類比零組件、容量更大且速度更快的嵌入式記憶體，以及傳輸速率超過100 Gb的複雜輪入/輸出高級節點SoC日益普及。如今，由大型3D堆疊DRAM組成，整合3DIC或SiP 系統單晶片的高頻寬記憶體(HBM)設計開始展露頭角。

儘管現今高度整合的設計方式為設計師提供了一種延長摩爾定律極限的方法，但這樣的發展也說明了晶片規模及系統的複雜度將有所增加。從規模的角度來看，可以發現先進節點的利潤減少，寄生(parasitics)效應增加。同時，更大更複雜的電路對結果品質(QoR)、結果效率(time-to-results)以及結果成本(cost-of-results)的要求更高。在系統方面，複雜的多功能及多重技術矽晶積體電路，使得設計人員對通用電路模擬解決方案之統一作業流程(unified workflow)的需求不斷增加。換句話說，我們長期以來所慣用的各式工具，都不足以滿足當今環境下千變萬化的需求。

多面向電路模擬的挑戰

讓我們用HBM來說明現今複雜設計所需的電路模擬。HBM於2013年被JEDEC固態技術協會採納為業界標準，可為3D堆疊同步DRAM (SDRAM)提供高速記憶體介面。其與高效能圖形加​​速器、AI ASIC和FPGA一同應用於高效能資料中心、網路設備以及一些超級電腦中。在這些記憶體晶片中，多個DRAM裸晶會與一個記憶體控制器垂直堆疊，所有裸晶則透過矽中介層上的矽穿孔(TSV)和微凸塊(microbump)相互連接。與DDR4或GDDR5相比，這種架構使HBM設計能以更小的尺寸提供更高的頻寬以及使用更少的功耗。

針對PPA和成本融合進行優化的工作流程要求 超融合設計存在多面向挑戰

在超融合設計中，高頻寬記憶體(HBM)設計人員需要驗證位於SiP中的整個記憶體子系統(sub-system)，這代表要在零組件與子系統層級上執行複雜的多面向分析。為能實現功耗及效能的目標，必須解決新的複雜度問題，而這有困難度，且限制也較嚴格。因此，電路模擬的工具必須能夠支援：

• 對多種技術及多個零組件的分析(邏輯、模擬、記憶體、I/O)
• 不同類型的分析(類比、數位、混合訊號)
• 大容量子系統及晶片層級分析
• 對先進可靠度的分析(電氣、熱能、電熱、時間)
• 訊號完整度
• 變異性分析(處理，結構)

此外，隨著這些設計持續擴展到先進的技術節點(node)，模擬的數量也會大幅增加，在確保設計的可靠度同時也達成良率目標。以往常見的挑戰不僅依然存在，並且將會加劇。例如，訊號完整度需要透過中介層(interposer)進行分析。諸如電熱應力及較大寄生效應之類的問題亦待解決，才能提高大規模生產所需的晶片可靠度。

從設計實現(design enablement)的角度來看，在要求針對PPA及成本收斂進行優化的工作流程方面，呈出現多方面的挑戰。因此，設計團隊和電子設計自動化(EDA)工具供應商必須緊密合作，以解決開發此類超融合設計的複雜度及成本問題。

超融合將重新定義電路模擬

IC超融合正在重新定義進行電路模擬的方式。為能滿足超融合設計的設計及簽核(signoff)要求，電路模擬工具需要在統一的工作流程中相互整合，以實現以下目的：

• 對複雜多技術/多功能設計進行整體一致的驗證
• 在支援更大產能的同時，也能提供更高效能
• 理解數位及類比領域，以及兩者整合於精密設備中會發生的情況
• 讓所有工具都能夠提供豐富而一致的驗證體驗

當前正是讓EDA工具供應商縮小在超融合設計中運用截然不同的工具及在完全不同的環境應用超融合設計而產生的差距的好時機。隨著矽晶片設計人員不斷尋求擴展(或超越)摩爾定律的創新方法，我們需要一種統一的工作流程來支援PPA、可靠度及良率目標，同時降低設計成本及縮短完成時間(turnaround time)，以滿足對超融合設計日益增加的驗證需求。

有關超融合設計挑戰的技術及案例分享，已在SNUG®World 2021開放網路隨選(on-demand)，歡迎即刻登錄觀看，瞭解更多詳情。