數位化工具如何加速記憶體晶片設計和驗證

由資料驅動的萬物智慧世界中，對於記憶體的需求一向相當龐大。記憶體的運用讓人們的智慧型手機能夠儲存照片、影片和應用程式、讓汽車可在道路障礙物前及時剎車，或是建立安全系統識別臉孔並放行。而應用在資料密集型應用程式的儲存和支援即時處理效能，正從通用儲存設備轉向更加客製化的晶片，以滿足人工智慧(AI)、伺服器和汽車等應用程式的特定效能、功率和頻寬需求。

根據市場研究公司IMARC Group的資料，全球記憶體晶片市場預計將從2021年的1544億美元成長至2027年的4107.1億美元。電子業數位化及自動化程度的提升，以及半導體在各種系統的日益普及，都推動了市場的成長。

然而，針對更多記憶體、特定應用之記憶體晶片以及多晶粒(multi-die)等複雜架構不斷增長的需求，開發團隊面臨緊迫的上市時間壓力。而加速周轉時間的其中一種方式是將記憶體開發過程「左移(shift left)」，同時採用通過檢驗的數位設計及驗證技術。

讓我們繼續閱讀，了解記憶體空間數位化設計和驗證，特別是陣列邊界上記憶體電路的四大關鍵方法，以藉此創造顯著的生產力和時間優勢。

讓當今記憶體晶片極富挑戰性的原因

考量人工智慧和機器學習、互聯汽車和高階機器人等計算密集型應用日益普及，記憶體設計必須與時俱進才能趕上需求的步伐。與CPU和GPU相同，儲存設備也會變得更大更複雜。多晶粒模組(Multi-chip modules, MCM)和2.5D/3D結構等多晶粒配置的發展提供了一種解決方法，能在保持小尺寸的同時，提升其效能和容量。例如，高頻寬記憶體(HBM)由3D堆疊DRAM 晶粒組成，可提供高頻寬、低功耗和適當的外形尺寸，是網路、AI加速器和高效能計算(HPC)等應用的理想選擇。

這些新型的記憶體晶片架構為設計、分析和封裝帶來嚴峻挑戰。例如，在設計先進HBM或3D NAND快閃(flash)晶片時，團隊應考慮完整的記憶體陣列，包括晶片和配電網絡(power distribution network, PDN)之間的連結，從而優化PPA並確保晶片的可靠性。

傳統記憶體設計及驗證流程已經無法滿足先進記憶體設備需求。模擬大型記憶體陣列時間若過長，會延遲產品的上市時間。為了解決流程後期發現的設計問題所需的手動迭代(manual iterative)循環，也會造成額外的延遲情形。

在記憶體設計中採用數位化技術可將流程左移，進而縮短周轉時間。

數位化記憶體晶片開發的主要優勢

隨著自動化程度和抽象級別(levels of abstraction)的提高，相較於類比混合訊號(analog mixed-signal, AMS)晶片的製程，數位設計製程相對精簡，但後者在這些方面的進展較為遲緩。然而，最近的進展已將數位化整合至記憶體開發流程的某些重要領域。核心記憶體陣列主要以傳統技術開發，但對於設計團隊來說值得慶幸的是，記憶體周邊設計流程較AMS而言更近似於客製化數位設計(custom digital design)流程。

在記憶體開發數位化方面，有四項重要因素可帶來顯著優勢：

1. 數位設計環境和客製化設計環境的緊密連結，對於在客製化設計環境中實現記憶體周邊數位模組的無縫設計和佈局繞線(place-and-route)相當重要。
2. 周邊邏輯的時序感知(time-aware)佈局繞線使過往繁瑣的手動過程自動化，提供整合流程優勢。在佈局繞線步驟中考量靜態時序(static timing)時，將可利用更快、更加可預測的方式收斂功率、效能和面積(PPA)目標。此舉可使工程人員專注於開發客製項目，以實現目標應用的最佳PPA。
3. 針對驗證，digital-on-top流程可以使用協同模擬和數位測試平台，更快且更有效率地驗證記憶體資料路徑。使用這些資料路徑的數位抽象協同模擬，可以在模擬期間選擇性切換至關鍵模組和時間段的模擬視圖，以減少運行時間並維持結果品質。
4. 能夠利用AMS層級可靠性分析以及靜態時序，提供簽核品質的時序特性(timing characterization)，並在對可靠性產生影響的情況下，能確保周邊邏輯的穩健度。

更快速的新型記憶體設備開發

新思科技用於記憶體設計和驗證的全方位解決方案能幫助客戶將製程的關鍵階段進行數位化。新思科技客製化設計(Custom Design)系列和數位設計(Digital Design)系列產品能提供數位和AMS的協同設計。設計團隊可於適當情況下運用數位化技術，而無須犧牲儲存單元及感測放大器(sense amp)的手動優化佈局。例如，Synopsys Custom Compiler™ 可讓佈局佈線工程師為其記憶體晶片定義佈局規劃，並以手動方式放置關鍵單元(cell)或網格(net)。接著，可以在Synopsys Custom Compiler執行Synopsys Fusion Compiler™或Synopsys IC Compiler™ II，以自動為其餘周邊邏輯進行佈局繞線。

於驗證方面，Synopsys PrimeSim™ 電路模擬解決方案包含次世代模擬技術的統一工作流程，涵蓋黃金標準SPICE乃至FastSPICE，以及ML驅動的high-sigma Monte Carlo模擬，共同加速設計及簽核。PrimeSim解決方案支援即時視圖交換(RTVS)，可於協同模擬期間關鍵模組和時間段的數位和模擬抽象之間進行動態切換，協助加速記憶體資料路徑驗證TAT。Synopsys PrimeLib™資料庫特性解決方案支援各種老化(aging)任務剖析(mission profiles)的時序特性，並供Synopsys PrimeShield™ 設計穩健性解決方案使用，以執行老化感知靜態時序分析。

將數位設計和驗證技術結合至記憶體開發流程中，可將流程左移(shift left)以縮短周轉時間。隨著數位世界日益智慧化並以資料為中心(data centricity)，任何可以促進記憶體性能和效能持續擴展的解決方案都將是令人振奮的消息。