三星半導體和新思科技合作 加速多晶粒系統設計

優化3D晶片的PPA

在其先進封裝產品線中，三星晶圓代工廠提供2.5D和3D的設計選項。該晶圓廠的I-Cube™ 2.5D封裝使用平行的水平晶片排列，以獲得更好的性能和熱緩解(heat mitigation)。其X-Cube™ 3D IC封裝堆疊元件，可提供高頻寬和低功耗。

要達成上述的新架構必須先克服許多傳統設計方法的挑戰，特別是以下幾個面向：

• 封裝和晶片的共同優化
• 設計週轉時間
• 設計規則的複雜性
• 多物理(multi-physics)分析

將多個晶粒整合到單一先進封裝中，使得封裝和晶片必須一同進行優化變得至關重要。系統中的晶粒可能來自不同的晶圓代工廠製程節點，並支持不同的功能，如記憶體、運算和高速通訊。這些物件通常得有一個額外的隔離區域，來適應3D互連物件，這使得採用先進封裝的SoC設計需要花費更多的心力；佈局規劃和最佳化對時間要求很高的電路也是重要的。當兩個晶片平行發展的同時，晶片之間到凸塊(bump)的大量互連的設計必須一併考量；期間需要進行多次迭代和改進步驟。還有晶片之間以及晶片與封裝之間的物理效應，如散熱、功率、IR壓降和信號完整性，都必須加以考慮。此外，也必須瞭解整個系統的靜態時序、熱能和電力完整性分析等領域，例如設計電力分配網路和在多個晶粒上規劃足夠的凸塊和穿矽通孔（TSVs），同時考慮到品質對電力完整性和熱分佈會產生重大影響。同時，封裝和這些晶粒(或小晶片)有它們自己的複雜設計規則。因此，多晶粒系統的週轉時間可能是完成單片SoC的兩倍。

儘管如此，設計工程師如果對系統有更深入的理解，就能優化不同元件的整合方式，進而在目標應用中實現最佳的功耗、性能和面積 (PPA)。實現PPA成功的另一個因素是整個設計過程中，各個團隊的工作流程效率和效果。在2D IC的世界中，執行團隊完成晶片層級設計後，將其交給封裝團隊進行後續工作的過程，相對的比較直接而簡單。然而，在多晶粒系統中，由於存在相互依賴性，不同團隊之間需要進行更多的反覆協作。

多晶粒系統從探索到簽核的單一平台

對多種不同解決方案進行評估後，三星晶圓代工廠發現，新思科技3DIC Compiler 整合型多晶粒封裝之協同設計和分析平台(co-design and analysis platform)有助於克服多晶粒系統建置的核心挑戰。三星晶圓代工廠設計技術團隊首席工程師兼專案負責人 Jun Seomun 提到，透過連接到新思科技數位設計系列的單一資料庫，新思科技3DIC Compiler 不僅符合三星晶圓代工廠低至2nm的多晶粒系統整合製程流程，還能支援三星晶圓代工廠的 I-Cube 和 X-Cube 技術，提供一個從探索到簽核流程，可擴展且高效的平台。藉由與新思科技合作提供經過認證的多晶粒系統設計參考流程，雙方的合作協助彼此共同的客戶能夠實現 PPA 和系統功能目標，並且達到更高的生產力水平。

事實上，擁有一個能自動化設計和實現任務的解決方案，能夠大幅提升工程生產力並加快週轉時間，消除工程師嘗試使用專用工具(point tools)來完成這些任務時所需的手動且容易出錯的過程。借助統一的資料庫，三星團隊可以在整個系統範疇內有效地分析和優化其3D封裝，解決系統層級的信號、電力和散熱問題，以獲得更好的成果品質。

三星的多晶粒系統級設計實作流程結合新思科技 3DIC Compiler，適用於三星晶圓廠的5奈米、4奈米、3奈米製程，並提供以下功能：

• 階層式物理設計流程
• TSV(矽穿孔)實作
• 凸塊實作(bump implementation)
• 介面凸塊對準檢查(alignment check)

新思科技與三星晶圓廠在先進技術上有密切的合作，包括加速多晶粒系統設計的合作，如新思科技的多晶粒系統解決方案，其中3DIC Compiler是個重要組件，支援I-Cube和X-Cube矽晶堆疊技術以及先進的封裝技術。兩者並合作開發了用於多晶粒系統的IP，包括針對三星晶圓廠最先進製程技術的UCIe IP。

結論

多晶粒系統可滿足運算密集型工作負載所需的更多運算能力和頻寬需求。雖然開發這些系統包含與單片SoC類似的步驟，但由於多晶粒系統的異質整合產生許多相互關聯的問題，因此需要採用整體系統共同優化的方法。透過新思科技和三星晶圓代工廠的持續合作，可以協助設計團隊透過多晶粒系統實現PPA和產品上市時程目標，以滿足人工智慧、高效能運算、車用及其他相似的高負載應用的需求。