DSO.ai
由人工智慧驅動的設計應用
瞭解更多 →
從晶片設計到生命週期結束－減少記憶體故障以提升可靠度
如果要降低風險，並更快速地成功完成SoC設計，記憶體設計和驗證應該要受到重視。如果您的專案攸關安全(safety-critical)，包括自動駕駛汽車、智慧醫療、太空生命保障系統、地球上的災害預防等相關應用，那就更應如此。在這些關鍵應用中，達到或超過高可靠度(reliability)和功能安全性(functional safety)與否，其所造成的差異可能關乎生死、混亂或秩序，以及成功或失敗。簡而言之，您不會希望這些應用中的記憶體出現故障。
當我們邁向超融合(hyperconvergent)、多晶粒(multi-die)的未來，記憶體設計必須也跟上時代。一體通用的記憶體已經無法滿足先進應用的需求。如今，多樣化的類比與數位互連、配電網路(power distribution network, PDN)，以及高速記憶體存取等新的需求，都影響著記憶體設計。與此同時，甚至還要與時俱進，適應新的通訊協定、技術與架構。面對所有的問題與可能性，您該如何確保記憶體設計在整個生命週期中，都能維持其可靠度？
延續最近刊載於《Semiconductor Engineering》上的一篇文章，我們將探討記憶體可靠度的重要性，同時應對當今的矽晶設計複雜性。請繼續閱讀，以瞭解如何在整個矽晶生命週期中，提高記憶體可靠度。
安全性與可靠度之間的區別究竟是什麼？
在電子設計中，「安全(safety)」和「可靠度(reliability)」這兩個詞彙常常被混淆，但其中的細微差異是必須被瞭解的。例如，功能安全工程師在進行安全性設計時，會考量許多潛在問題，因此這些問題會被標誌出來，從而無縫且快速地採取適當的緩解措施。另一方面，將可靠度設計到應用中，可以將這些問題發生的可能性降至最低，並使該設計在產品生命週期中的任何時候，都能夠更有韌性地面對所發生的問題。
好消息是，已用於功能安全性中的電子設計自動化(EDA)方法和工具，也適用於記憶體，以確保許多應用都能實現安全合規性，例如汽車產業的ISO 26262。減少故障數量、檢測故障並做出適當回應，對於成功設計中的所有晶粒(die)都至關重要。在系統的整個生命週期中都是如此，這也適用於記憶體元件。對於記憶體而言，可靠度的最大阻礙發生在生命週期的早期和結束之際，必須在投片(tape out)前藉由執行靜態和動態分析來減少這些挑戰。
以下藍圖說明了如何在生命週期的每個階段，更有效地確保記憶體可靠度：
|
生命週期早期 |
生命週期中期 |
生命週期結束 |
記憶體生命週期特性 |
增加的故障：邊際裝置(marginal device)因故障而被淘汰，又稱為「早夭期(infant mortality)」 |
長時間的低故障風險 |
增加的故障：矽晶老化降低了可靠度並增加了裝置故障風險 |
通過靜態/動態分析 減少故(在投片之前) |
|
|
|
如何找出電子系統中記憶體可靠度的正確解決方案
由於您需要預測記憶體在整個生命週期中(包含開發、製造、實際使用及未來)所遇到的問題，因此採用連貫性的協作方法至關重要，以確保能進行穩健的靜態和動態分析，並適當反應晶片的健康狀況。而且，在投片前執行這些分析非常重要。為此您需要一個統一的工作流程，搭配方便使用的工具，從而提高生產力，同時有助於解決晶片可能遇到的任何問題，以防患於未然。
透過 Synopsys PrimeSim™ 可靠度分析和 PrimeWave 設計環境，新思科技提供了完整的記憶體可靠度解決方案，以降低風險並簡化設計流程。
確保多晶粒設計新時代的記憶體可靠性
Synopsys PrimeSim可靠度分析提供了統一的可靠度分析工作流程。此可靠度分析技術經過生產驗證及晶圓廠認證，以實現整個生命週期的可靠度驗證。
Synopsys PrimeWave設計環境則為PrimeSim可靠度分析技術和PrimeSim模擬器引擎提供了豐富且一致性的可靠度驗證體驗，透過統一的設置和結果後處理(post-processing)，提高生產效率和使用便利性。
Synopsys PrimeSim可靠度分析包括：
- 電路檢查(Circuit Check, CCK)將電氣規則檢查(ERC)延伸到類比/記憶電路，協助篩選出嚴重的設計違規(design violation)並提高覆蓋率。
- 設計穩健性分析(Design Robustness Analysis, DR)：一套機器學習(ML)驅動的分析技術，可對記憶體底層單元(leaf cell)和完整實例(instance)進行有效率且準確的high sigma(通常為4-7)裕度分析(margin analysis)。
- 電子遷移(Electromigration, EMIR)：以GPU加速的高效能，可針對完整實例或全晶片記憶設計(包括PDN)進行晶圓廠認證的分析。其中包含「假設(what-if)」分析和除錯提示，使問題更容易定位和解決。
- 自定義故障(Custom Fault)：此技術可說是故障模擬的領導者，使功能安全性和測試覆蓋率變得更加實際。它符合 ISO 26262 標準，適用於複雜和全面的故障模式、影響和診斷分析(FMEDA)。
- 靜態電源網路電阻(Static Powernet Resistance, SPRES)：即使在記憶體開發初始階段也能快速運行的電源/接地完整度分析。
- MOS可靠度分析(MOS Reliability Analysis, MOSRA)：高效能、經過晶圓廠認證精準度的 MOS 老化分析。
PrimeSim 模擬器家族：
- PrimeSim SPICE：用於模擬類比、射頻和混合訊號設計的快速 GPU 加速 SPICE 模擬器。
- PrimeSim Pro：用於 DRAM、快閃記憶體(Flash memory)和混合訊號驗證，擁有領先業界的效能和容量。
- PrimeSim HSPICE®：此種「黃金標準」的精準電路模擬採用機器學習技術，相對於傳統Monte Carlo模擬，可指數性地減少運行次數。
- PrimeSim XA：為 SRAM、客製數位和混合訊號驗證提供效能和容量。
Synopsys PrimeWave 設計環境提供完整的解決方案，可確保記憶體從生命週期早期至晚期皆維持其可靠度。
晶片生命週期管理(SLM)產品系列則更進一步強化Synopsys PrimeWave 設計環境。
新思科技晶片生命週期管理解決方案(SLM)使Synopsys PrimeSim可靠度分析和PrimeWave 設計環境更臻完善，以促進裝置整個生命週期的矽晶可靠度和效能：
|
生命週期階段 |
|||
設計中 |
拉升改善中 |
生產中 |
現場 |
|
新思科技SLM 解決方案 |
嵌入式監測器獲得的矽晶資料，可協助您瞭解與 PrimeSim 可靠度分析相關的動態環境條件。 |
在生產之前，找出矽晶中的系統性故障，以達到良率目標。 |
持續監測和分析測試製造資料，以優化產量、品質和可靠度。 |
對健康/老化效能持續進行實時監測和分析，並執行功率優化。 |
瞭解更多可靠的記憶體設計
從超融合資料中心到您手中的裝置，記憶體可靠度對於現代生活的運作至關重要。如果您想進一步瞭解如何運用經過晶圓廠認證、符合標準、具備統一流程且易於使用的技術，來全方位洞察系統健康狀況，請造訪 Synopsys.com/memory 或與我們聯繫。