ニュースリリース - 2019年3月20日

シノプシスのFusion Design Platform、7nmデザインでの主導権を拡大

7nmデザインで、より低消費電力、より高性能、設計期間短縮を実現

概要

• 7nmデザインへのFusion Design Platform™の適用が加速。難易度の高いデザインで設計結果品質が20%、開発スピードが2倍に向上

• 業界最高水準の論理合成/配置配線、業界標準のサインオフ、次世代のテスト容易化設計テクノロジの融合により、従来型の設計フローの壁となっている個別ツール間の境界線を取り払い、設計のやり直しを最小限に抑えて最も結果予測性の高い7nmフル設計フローを実現

2019年3月20日 カリフォルニア州マウンテンビュー発 - シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、7nmデザインでFusion Design Platformを用いたテープアウトが、最初の一年で100件を越えたことを発表した。これらの設計では、設計結果品質が20%、開発スピードが2倍向上している。Fusion Design Platformは、各種設計ツールの基幹エンジンや、論理/物理デザインを表現するためのシノプシス独自の単一データモデルの共有により、従来型の設計フローの壁となっている個別ツール間の境界線を取り払い、難易度の高い7nmデザインでより低消費電力、より高性能を達成している。

シノプシス　デザイン・グループ　共同ジェネラル・マネージャー　Sassine Ghaziは次のように述べている。「お客様各社でFusion Design Platformの採用が急伸しているという事実は、当社にとって大きな励みになります。当社は、最先端プロセス・ノードで急速に高まる技術的課題を克服できる設計プラットフォームを開発するため、各社の設計部門と緊密な協業を続けております。7nmデザインでFusion Design Platformをご活用いただくことにより、設計者の皆様は、新次元の設計生産性を実現し、更なる製品差別化が可能となり、より短期間で市場投入できるようになります」

Fusion Design Platformは、EUV単一露光のためのデザイン最適化、ビアピラー、配線性と配線リソース有効活用を最大化するビア実装、IRドロップとエレクトロマイグレーションの最小化を実現できる。論理合成ソリューション Design Compiler^® GraphicalもしくはDesign Compiler^® NXT、配置配線ソリューション IC Compiler™ⅡもしくはRTL to GDSⅡソリューション Fusion Compiler™、テスト/診断ソリューション TestMAX™、タイミングサインオフ・ソリューション PrimeTime^®、RC抽出サインオフ・ソリューション StarRC^®、パワーインテグリティ・ソリューション RedHawk Analysis Fusion、フィジカル検証サインオフ・ソリューション IC Validatorを統合活用して、設計のやり直しを最小限に抑えて最も結果予測性の高い7nmフル設計フローを実現する。

こうした7nm設計事例の詳細については、2019年3月20～21日にカリフォルニア州サンタクララ・コンベンションセンターで開催されるSynopsys Users Group (SNUG^®) Silicon Valleyにて紹介される。

シノプシスについて

Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。