ニュースリリース - 2023年9月27日

シノプシスとTSMC、アーキテクチャ検討からサインオフまでの統合設計プラットフォームとTSMC N3Eプロセスで実証済みのUCIe IPで、複雑なマルチダイ・システムの開発を効率化

TSMC社の3Dblox 2.0規格と3DFabricテクノロジをサポートする包括的なマルチダイ・システム設計ソリューションがヘテロジニアス・インテグレーションにかかる期間を短縮し生産性を向上

概要

• ヘテロジニアス・インテグレーションと完全なアーキテクチャ検討toサインオフ・ソリューションを実現する3Dblox 2.0規格準拠のシノプシス 3DIC Compiler

• TSMC N3Eプロセスでシリコン一発完動の実績を持つシノプシスのUCIe PHY IPが、低レイテンシ/低消費電力/高帯域のダイ間接続機能を提供

• UCIe PHY IPと3DIC Compilerを組み合わせたマルチ・ダイ・システム設計の最適化ソリューションにより、システム統合リスクを最小限に抑えつつ、より高品質な結果を実現

2023年9月27日 カリフォルニア州サニーベール発 - シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、TSMC社との協業を拡大し、TSMC社の最新の3Dblox 2.0規格に準拠し3DFabric™テクノロジをサポートする包括的なマルチダイ・システム設計ソリューションを発表した。シノプシスのマルチダイ・システム設計ソリューションを構成する3DIC Compilerは、アーキテクチャ検討からサインオフまでをカバーする統合プラットフォームとなっており、キャパシティと性能において最高レベルの設計効率を実現する。また、シームレスなダイ間接続を実現するシノプシスのUniversal Chiplet Interconnect Express（UCIe）IPは、TSMCの最先端N3Eプロセスでシリコン一発完動の実績を持っている。

TSMC社　デザイン・インフラストラクチャ・マネージメント　責任者　Dan Kochpatcharin氏は次のように語っている。「当社はシノプシス社と緊密に協業し、初期アーキテクチャ検討段階から製造に至るまで、設計者の最も複雑な課題に対応する差別化されたソリューションをご提供してきました。シノプシス社との長い協業の歴史は、高性能コンピューティング/データセンター/車載システムなどのアプリケーション向けマルチ・ダイ・システムの設計要件に対応するための、性能と電力効率に最適化されたソリューションによって、両社のお客様にメリットをもたらしています」

シノプシス　EDAグループ　ストラテジ＆プロダクトマネージメント担当副社長　Sanjay Baliは次のように述べている。「TSMC社との強力な連携を通じて、シノプシスはマルチ・ダイ・システム設計において、かつてない性能と効率を実現する包括的で拡張性の高いソリューションをご提供します。3Dblox 2.0のような標準規格に準拠した統一プラットフォーム上で、マルチ・ダイ・システム・デザインのアーキテクチャ検討/解析/サインオフを実行し、さらにTSMC N3Eプロセスでのシリコン実証済みのシノプシス UCIe PHY IPを活用することにより、お客様は初期アーキテクチャ検討段階から製造に至るまで、システム設計を加速することができます」

TSMC認証済み3DIC Compilerは、ダイ/パッケージの探索、協調設計、解析を統合したプラットフォームで、3Dblox 2.0規格と3DFabricテクノロジを使用したフルスタック設計を可能にする。統合されたシステム解析機能により、3Dblox 2.0システム・プロトタイピングに沿ったサーマル・インテグリティとパワー・インテグリティの協調最適化が可能となるため、デザインの実現可能性を確保できる。シノプシスとアンシス社は、3DIC Compilerとアンシス・マルチフィジックス解析テクノロジの統合により、システム全体のサインオフ精度解析を実現するため引き続き協業していく。また3DIC Compilerは、シノプシスのTest関連ツールとも相互運用できるため、量産テストと品質を確保することができる。

複数の大手企業に採用されているTSMC N3Eプロセス対応のシノプシス UCIe PHY IPは、シリコン一発完動の実績を持っており、これによりダイ間接続のデファクト・スタンダード・インターフェイスをマルチダイ・システムに効率的に統合できる。その結果、16Gbpsで最大の電力効率と性能を引き出すことができ、また24Gbpsまで拡張可能で、さらに強固なリンク・マージンを確保できる。スタンダードおよびアドバンスド・パッケージングをサポートするシノプシスのUCIeコントローラIP、PHY IP、検証用IPソリューション一式は、テスト/リペア/モニタリング機能を提供ししているため、実動作時でもマルチ・ダイ・システムの信頼性を確保できる。さらにシノプシスは、HBM3向けの完全なIPソリューションも提供しているため、マルチ・ダイ・システムの高メモリー帯域幅要件にも対応できる。シノプシスのIPと3DIC Compilerを組み合わせることにより、3Dblox 2.0のダイ間フィージビリティ・スタディに準拠した配線/インターポーザ・スタディ/シグナルインテグリティ解析を自動化でき、生産性の向上とIP統合リスクの低減を実現できる。

提供可能時期

TSMC N3Eプロセス対応のシノプシス UCIe PHY IPならびに3DIC Compilerは、既に提供を開始している。

シノプシス HBM3 IPは、先進のTSMCプロセス向けに既に提供を開始している。

• UCIe PHY IPの詳細は下記より入手可能
  https://www.synopsys.com/dw/ipdir.php?ds=dwc_ucie_ip

• 3DIC Compilerの詳細は下記より入手可能
  https://www.synopsys.com/implementation-and-signoff/3dic-design.html

• HBM IPの詳細は下記より入手可能
  https://www.synopsys.com/designware-ip/interface-ip/hbm.html

関連情報

• マルチダイ・システム・ソリューション
  https://www.synopsys.com/multi-die-system.html

• マルチダイ・システムの業界動向
  https://www.synopsys.com/multi-die-system/how-multi-die-systems-will-change-semiconductor-design.html

• マルチダイ・システム成功事例ウェビナー
  https://www.synopsys.com/multi-die-system/multi-die-webinar-series.html

• TSMC N3Eプロセスでの各種IPのシリコン一発完動事例
  https://www.synopsys.com/designware-ip/interface-ip/n3e.html

シノプシスについて

Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、業界で最も広範囲をカバーしたアプリケーション・セキュリティ・テスティング・ソリューションならびにサービスを提供しているS&P 500カンパニーである。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、よりセキュアでハイ・クオリティなコードを開発しているソフトウェア開発者に、革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jp より入手可能。