次世代のHPC、モバイル、5G、AI向けSoCの性能/電力効率/面積を最適化できる設計プラットフォーム
概要
2021年10月20日 カリフォルニア州マウンテンビュー発 - シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、TSMC社が同社の3nmプロセス・テクノロジで、シノプシスのデジタルならびにカスタム設計プラットフォームを認証したことを発表した。次世代SoCの性能/電力効率/面積(PPA)の最適化に向けた取り組みの一環である。TSMC社の最新のデザイン・ルール・マニュアル(DRM)とプロセス・デザイン・キット(PDKs)に基づいた厳格な妥当性確認を経て達成された今回の認証は、TSMC社とシノプシスの複数年に渡る協業の成果である。シノプシスのデジタルならびにカスタム設計プラットフォームは、3nm認証に加え、TSMC 4Nプロセスでの認証も取得している。
TSMC社 デザイン・インフラストラクチャ・マネージメント 副社長 Suk Lee氏は次のように語っている。「シノプシス社との複数年に渡る協業の成果として、最適なPPAを実現できる当社の最先端プロセス向けの設計プラットフォーム・ソリューションの認証に至ったことは喜ばしい限りです。両社の戦略的協業の結果、お客様各社では、次世代の高性能コンピューティング(HPC)、モバイル、5G、AI向けチップの開発が可能となり、イノベーションを具現化した製品をいち早く市場に問うことが可能となります」
シノプシスのFusion Design Platformとの緊密な統合を支柱にしたデジタル設計フローには、論理合成/配置配線からタイミング・サインオフ、フィジカル検証サインオフを通じた、より短期間でのタイミング収束、ならびにフル・フローの相関性を確かなものとするための各種の新テクノロジが搭載されている。このプラットフォームの論理合成エンジンならびにグローバル配置エンジンには、ライブラリ・セル選択や配置結果の最適化を実現するためのエンハンスメントが施されている。TSMC社の超低電圧設計メソドロジに対応すべく、シノプシスの最適化エンジンは、新しいフットプリント最適化アルゴリズムを扱えるよう改善されている。両社の戦略的パートナーシップから生まれたこれらの新テクノロジにより、TSMC社のN3プロセス・テクノロジ向けデザインでPPAの更なる向上を実現することができる。
シノプシスのCustom Design Platformの中核を担うCustom CompilerTMは、TSMC社の最先端プロセス向けデザインの設計生産性を大幅に向上させる設計/レイアウト・ソリューションである。シノプシスのDesignWare® IP開発チームも含めTSMC 3nmプロセスの早期適用企業各社によって効果が証明された多数の新機能を搭載しており、3nmプロセス・テクノロジに求められる要件を満たすための工数を削減することができる。また、PrimeSimTM Continuumソリューションを構成する回路シミュレータであるPrimeSim HSPICE®、PrimeSim SPICE、PrimeSim Pro、PrimeSim XAにより、TSMC 3nmプロセス向けデザインの検証期間を短縮することができ、回路シミュレーションならびに信頼性解析にあたってサインオフ・カバレッジを達成することができる。
シノプシス デジタル・デザイン・グループ ジェネラルマネージャー コーポレート・スタッフ Shankar Krishnamoorthyは次のように述べている。「早期段階から開始したTSMC社との協業は、同社の最先端の3nmプロセス・テクノロジ向けの高度に差別化された設計ソリューションとして結実いたしました。これによりお客様各社は、自信を持って複雑なSoCの開発を進めることができます。3nmデザインを実現できる設計フロー全体に施された多岐に渡るテクノロジ・イノベーションをご活用いただくことにより、設計者の皆様は、次世代のHPC、モバイル、5G、AI向けチップでのPPA大幅向上のメリットを最大限に享受できるようになります」
プロセス要件を満たすためのエンハンスメントが施されたシノプシス設計プラットフォームの主要ツールは下記の通りである。
デジタル設計ソリューション
サインオフ・ソリューション
SPICEシミュレーションならびにカスタム設計ツール
# # #
Synopsysは、Synopsys, Inc.の登録商標または商標です。
その他の商標や登録商標は、それぞれの所有者の知的財産です。
<お問い合わせ先>
日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充
TEL: 03-6746-3940