ニュースリリース - 2010年1月26日

シノプシス、MIPI IPソリューションの提供を開始、DesignWare IPソリューションを強化

3G DigRF、CSI-2コントローラ、D-PHYなど実チップで実証済みのIPにより携帯端末の開発が加速

2010年1月25日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、3G DigRFコントローラ IPとPHY IP、ならびにCSI-2（Camera Serial Interface 2）ホスト・コントローラ IPとD- PHY IPからなるDesignWare MIPI IPの提供を開始、実チップ実績のあるIPでIP製品群をさらに拡大したと発表した。MIPI（Mobile Industry Processor Interface）アライアンスは、モバイル・ベースバンド・プロセッサ、RF IC、周辺デバイスをつなぐいくつかのインターフェイス仕様を標準化している。これらのインターフェイスは、スマートフォンやマルチメディア携帯機器でよく用いられている。SoCのリーディング･カンパニー各社は、製品のインターオペラビリティを高め、システム全体のコストを削減するために、これらの標準インターフェイスを、その次世代製品に組み込んでいる。シノプシスは、高速動作インターフェイスIPの開発に10年以上の実績を持っており、今回のDigRF、CSI-2、D-PHYソリューションにより、ベースバンドICやアプリケーション・プロセッサを開発する設計者は、高品質なMIPIインターフェイスを短期間かつ低リスクでSoCに組み込むことができるようになる。

MIPI DigRF v3は、低消費電力でピン数が少ないインターフェイス仕様となっているため、RFトランシーバICとベースバンドICの組み込みとインターオペラビリティ確保が容易になる。わずか6ピンでデジタル接続ができるため、デュアルモード/シングルモードの3GPP規格対応2.5/3G携帯端末のシステム・コストを抑えることができ、電磁波ノイズも低減できる。 既に実チップで実証済みのDesignWare 3G DigRF IPソリューションは、コントローラIP、デュアルモードPHY IP、検証用IPで構成され、最新の標準規格に準拠しているため、デジタル・ベースバンドICやRF ICにMIPI DigRF v3標準インターフェイスを容易に組み込めるようになる。PHY IPは、アナログPLL（Phase Locked Loop）が組み込まれたハードIPとして提供されるため、プロトコルの厳格なタイミング要件を満たすのに必須となる高速クロックと信号の整合性を確保できる。また、品質が高いだけでなく、65nmから40nmの最先端プロセス・テクノロジに対応しており、既に複数のベースバンドIPやRF ICに実装された実績を持っている。

オープン・シリコン社　COO　Shri Gokhale氏は次のように語っている。「複数のファウンドリを活用して自由度の高いASICソリューションを提供している当社にとって、高品質なIPの調達は生命線です。シノプシス社のDesignWare 3G DigRF IPによって、当社は自身のコア・コンピタンスに注力でき、市場で主流となっているRF ICと簡単にインターフェイスがとれる製品をお客様に提供することができます。当社は、シノプシス社のIP OEMパートナー・プログラムに初期から参加しているメンバーなので、当社の技術陣とシノプシス社のIP開発チームは強固な協業関係を築いています。そして、それによって業界最高水準のIP統合体験をお客様にご提供できるのです」

MIPI CSI-2仕様は、携帯電話/カメラ向けセンサー/イメージ・プロセッサなどのリーディング・カンパニーで使用されているインターフェイス規格で、カメラ・センサーとアプリケーション・プロセッサ間を低消費電力かつ少ないピン数で接続できる。

DesignWare CSI-2ホスト・コントローラ IPは、ローエンドの低価格カメラから人気の高いメガピクセル・カメラに至るまで幅広いカメラ・センサーのニーズに対応するため、伝送レーンを1レーンから4レーンまでコンフィギュレーション可能となっており、最大4Gbpsの伝送帯域を提供できる。 このホスト・コントローラ IPを補完するのがDesignWare MIPI D-PHYで、単一方向もしくは双方向通信のハードIPとして提供される。単一方向のコンフィギュレーションは、非常にコンパクトで低消費電力のCSI-2ホスト・アプリケーションを実装できるよう最適化されている。双方向のコンフィギュレーションの場合は、一つのPHYで複数のMIPIインターフェイス機能を提供できるため、CSI-2、DSI、UniProといった異なるMIPIインターフェイスを実装する際も、非常にシンプルに設計を実行できる。DesignWare MIPI D-PHYは、1レーンあたり1Gbpsの伝送能力を持っているため、昨今の最先端のカメラや関連する画像表示機器が必要とする帯域に対応できる。また、65nmから40nmの最先端プロセス・テクノロジをサポートしている。

MIPIアライアンス 会長 Joel Huloux氏は次のように語っている。「MIPIアライアンスが制定したインターフェイス標準規格の製品適用は、日に日に増加しています。シノプシス社は、アライアンス内のさまざまなワーキング・グループの活動に貢献し、業界をリードするIPプロバイダとしての地位を確立されており、MIPI技術の応用環境の進展とMIPIインターフェイスの実用化を大いに促進してくれています」

シノプシス ソリューション・グループ　マーケティング担当副社長のJohn Koeterは次のように述べている。「MIPIは、携帯端末に搭載されるチップ間インターフェイスの事実上の業界標準となっています。当社のDesignWare IP製品群に新たにDigRF、CSI-2、D-PHYの実チップ実証済みIPが加わることによって、設計者の皆様は、信頼できる単一のベンダからそれらのIPを調達でき、MIPIインターフェイスを組み込んだ革新的なモバイル製品を、開発リスクを大幅に抑えて設計できるようになりました」

出荷時期
DesignWare 3G DigRF マスター/スレーブ・コントローラ IPならびにPHY IP、CSI-2ホスト・コントローラ　IPならびにD-PHY IPは、既に提供を開始している。PHY IPは、主要ファウンドリで提供されている90nmから40nmのプロセス・テクノロジに対応している。詳細情報はhttp://www.synopsys.com/mipiより入手可能。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みのインターフェイスIPならびにアナログIPのリーディング・プロバイダである。シノプシスの多岐に渡るインターフェイスIP群は、デジタル・コントローラIP/PHY/検証用IPからなる完全なIPソリューションとして提供されており、USB/PCI Express/DDR/SATA/HDMI/ MIPI/Ethernetなど業界で広く採用されているプロトコルを実装するための各種IPを提供している。またアナログIPファミリーも、アナログ・デジタル・コンバータ/デジタル・アナログ・コンバータ/オーディオ・コーデック/ビデオ・アナログ・フロンロエンド/タッチスクリーン・コントローラなど、多岐に渡る。

さらにシノプシスは、シリコン完成前の段階でソフトウェア開発を開始するために必要となるバーチャル・プラットフォームを作成するためのSystemCベースのトランザクション・レベル・モデル群も提供している。

DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。DesignWare IPコミュニティーへのご参加はこちらから。http://twitter.com/designware_ip