ニュースリリース - 2010年3月30日

Design Compiler 2010バージョン、論理合成と配置配線の設計生産性を2倍に向上

お客様の声

論理合成後とレイアウト後の結果の誤差が5%以内に改善、フロアプラン改善機能を追加、
マルチコア技術の活用により実行速度が2倍に向上

2010年3月29日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は、本日、Galaxyデザイン・プラットフォームのRTL論理合成ソリューションの最新バージョンDesign Compiler 2010を発表した。Design Compiler 2010バージョンにより、論理設計とフィジカル設計のスピードが2倍に向上する。複雑化の一途をたどるチップの設計を厳しい開発スケジュール内で達成するためには、論理設計への手戻りを最小化してフィジカル設計の短期化を実現できるRTL論理合成ソリューションが求められている。

そこでシノプシスは、Design Compiler 2010のトポグラフィカル・テクノロジに、シノプシスの配置配線ソリューション IC Compiler向けの“フィジカル・ガイダンス”を生成する機能を追加した。この機能により、Design Compilerのタイミング/面積見積もりとIC Compilerのレイアウト結果との誤差を5%以内に抑制しつつ、配置実行速度は1.5倍に向上した。また、RTL設計者が論理合成段階でより良いフロアプランを検討するための機能も追加、これにより最適なフロアプランをより効率的に実現できるようになった。さらに、複数プロセッサ上での実行により論理合成実行速度が向上するマルチコア機能も搭載、4プロセッサの使用で実行速度は2倍になる。

これらの新しい機能改善の成果は、カリフォルニア州サンノゼで本日から開催される“SNUG”（ シノプシス・ユーザー会）でユーザー各社から発表される。

株式会社ルネサス テクノロジ DFM・ディジタルEDA技術開発部 部長 杉原仁氏は次のように語っている。「市場競争力を維持していくためには、より高性能なチップを、より短い設計期間で開発していく必要があります。当社は、Design Compilerのトポグラフィカル・テクノロジに追加されたフィジカル・ガイダンス機能を活用することによって、Design Compilerが行うタイミングと面積の見積もりと、IC Compilerによるフィジカル設計後の結果との誤差を5%以内に抑えることに成功し、タイミング性能を向上させつつ、IC Compilerによる配置作業を1/2の時間で終了しました。当社では、今回Design Compilerに加わったこの新機能を活用して、設計のやり直しを最小限に抑え、これまでよりも短い設計期間で設計目標を達成してまいります」

製品の市場投入までにかかる期間の短縮という強力なプレッシャーに対処するため、Design Compiler 2010バージョンでは、IC Compilerとのリンクを強化するための機能拡張が施され、論理設計結果とフィジカル設計結果との相関性誤差が5%以内に向上した。論理合成段階でいくつかのフィジカル設計最適化テクニックを実行できるようになり、それらの最適化情報はフィジカル・ガイダンスとしてIC Compilerに受け渡され、設計フローとしての整合性を高め、IC Compilerによる配置スピードを1.5倍に向上させる。

またDesign Compiler 2010では、RTL設計者がIC Compilerのフロアプラン機能をDesign Compiler内で起動できるようになっており、フロアプランのチューンナップを行うことができる。この作業はプッシュボタン方式で実行できるため、RTL設計者は、設計の早い段階で複数のフロアプランを試して、フロアプラン上の問題点の特定と修正を行うことができ、より迅速に設計収束を達成できるようになる。

Realtek社 R&Dセンター　副センター長　Shih-Arn Hwang氏は次のように語っている。「当社では、過去数年にわたり、Design Compilerのトポグラフィカル・テクノロジを活用して論理合成段階でデザインの問題点を発見・修正し、最終的なインプリメンテーション結果の予測性を高めてまいりました。Design Compiler 2010での論理合成結果は、フィジカル設計後のそれとの相関性が非常に高く、IC Compilerの配置スピードも1.5倍に向上します。この論理合成・フィジカル設計間の高度な相関性と実行速度の向上こそ、設計手戻りの削減と65nmプロセス以降の設計期間大幅短縮に向けて我々が必要としていたツール性能です」

さらにDesign Compiler 2010では、マルチコア・コンピューティング・サーバーの活用で実行速度を大幅に向上させる新機能も提供する。分散処理またはマルチスレッド並列処理テクニックを最適な形で活用することにより、4プロセッサ搭載のサーバー上での論理合成実行速度は2倍に向上、合成結果への悪影響は全くない。

シノプシス　インプリメンテーション・グループ　上級副社長兼ジェネラルマネージャー　Antun Domicは、次のように述べている。「我々は常に、お客様の設計期間の短縮と設計生産性改善を主眼としてDesign Compilerを開発してまいりました。トポグラフィカル・テクノロジのご提供開始により、論理合成結果が、フィジカル設計収束の短期化に大きく貢献するようになりました。そしてDesign Compiler 2010においてもこの目的を達成し、設計手戻りとフィジカル設計期間を大幅に削減することができるようになりました。お客様が最新のマルチ・プロセッサ・アーキテクチャを最大限活用できるよう、ツールの基本構造を大幅に改善することにも成功いたしました」