シノプシスのIP製品ポートフォリオに、テスト/リペア機能つき組込みメモリ、スタンダードセル・ライブラリ、
制御系システム/マルチメディア・サブシステム向けコンフィギュラブル・コアなどを追加
2010年6月10日 カリフォルニア州マウンテンビュー発 -半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)と、複雑なSoC設計を支援する半導体IPのリーディング・カンパニーであるビラージロジックは、シノプシスによるビラージロジック買収の最終合意に達したことを発表した。ビラージロジックのIP製品群は、シノプシスのDesignWareインターフェイスIPならびにアナログIPを補完するものであり、製造性確保のためのテスト/リペア機能も装備した組込みSRAM(記憶保持動作が不要な随時読出し書込みメモリ)、組込みNVM(不揮発性メモリ)、スタンダードセル・ライブラリ、制御系システム/マルチメディア・サブシステム向けコンフィギュラブル・コアなどが、シノプシスのIP製品ポートフォリオに加わることになる。今回の買収により、シノプシスは、製品実績のある高品質IP群と世界規模で展開する高度な技術サポート力を拡充し、設計者のSoC開発目標達成を支援する能力を一層強化する。
シノプシスは、ビラージロジックを一株あたり12ドルの総額約3億1500万ドルで買収する。実際には、(この総額から同社が所有している現金資産を差し引いた残りの )約2億8900万ドルを同社に支払うことになる。買収は、規制当局の審査、ビラージロジックの株主の同意、完了に必要なその他の条件が整い次第完了する。
両社の取締役会による買収承認は既に完了しており、ビラージロジックの社長兼CEOのAlex Shubatはシノプシスに参画する。買収完了後は、ビラージロジックはシノプシスに吸収され、上場廃止となる。一連の買収作業の完了は、シノプシスの2010会計年度の第四4半期を予定している。そのため、今回の買収によるシノプシスのnon-GAAPベースでの一株あたり利益への影響は年度内には発生せず、2011会計年度に順次計上していく予定である。
シノプシス 会長兼CEOのAart de Geusは、次のように語っている。「チップ上にはますます多くの機能が搭載されるようになっており、高品質なIPは、それらの機能を1チップに統合する際に発生するリスクと長引く開発期間を削減する鍵を握る重要なソリューションです。シノプシスとビラージロジックが一つになることにより、当社のIPソリューションを拡充し、二つの優れた技術チームが協力できるようになります。大多数のお客様は、『製品差別化のための業務に集中するために、既に標準的になっている機能はSoCに迅速に組み込めるようにする手法を提供して欲しい』と当社に求めておられます。今回の合併は、そういったお客様の声にお応えするものでもあります」
ビラージロジック 社長兼CEOのAlex Shubatは、次のように語っている。「1996年、私は、高品質で低価格の最終製品の開発をより迅速に行いたいという業界ニーズに応えることができる高い技術水準のビルディング・ブロックを提供できるのは半導体IP企業だとの信念を持って、ビラージロジックを共同設立しました。今日、最先端プロセスノードでのSoC開発コストは爆発的に増加しており、業界にファブレス化あるいはファブライト化を促しています。そのことが、半導体製造企業からの『製造実績のあるIPを提供して欲しい』という声をますます高めています。シノプシスの非常に素晴らしい技術チームと力をあわせ、またシノプシスのグローバルな事業拠点を通じて、我々は広範囲にわたるIP製品群をより早く開発し、より迅速にご提供できるようになります。それによって、収益目標を達成できる設計をお客様が実現できるよう貢献してまいります。シノプシスに参画することによって、ビラージロジック設立当初から抱いてきたビジョンをさらに進めていくことができ、非常にうれしく思っています」
Web放送時間について
今回の買収に関して、シノプシス 会長兼CEO Aart de Geus、ならびにCFO Brian Beattieが、web上でご説明する。放送開始時間は、米国西海岸時間で2010年6月10日午前6時、東海岸時間で午前9時。参加希望者は、放送開始時間の10分前までにweb登録する必要がある。本放送のアーカイブ版は、米国西海岸時間で2010年6月10日午前7時30分、東海岸時間で午前10時30分以降、https://www.synopsys.com/company/investor-relations.html にて約60日間アクセスできる。
シノプシスについて
Synopsys, Inc. は、電子設計自動化(EDA)ソリューションの世界的リーダーであり、半導体の設計ならびに製造に用いられる各種のツール、設計資産(IP)、サービスを全世界のエレクトロニクス関連企業に提供している。システムレベルHW/SW設計検証、IP 、HWインプリメント、HW検証、HW製造、FPGA設計の各ソリューションで構成されるシノプシスの包括的な統合環境により、顧客企業が設計や製造段階で直面している重要な課題、すなわち消費電力や歩留まりの管理、システム設計段階からシリコン製造段階までを網羅する総合検証、開発期間の短縮といった課題を克服することが可能になる。各種テクノロジを駆使したこれらのソリューションを活用することにより、顧客企業は、開発コストや開発リスクを削減しつつ最高の製品を迅速に市場投入することが可能となり、競争力を高めることができる。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジア、インドなど70ヶ所。詳細な情報は、http://www.synopsys.co.jpより入手可能。
ビラージロジックについて
ビラージロジックは、複雑な集積回路設計に用いる半導体IPを提供している。ビラージロジックの高度に差別化された製品ポートフォリオは、制御系システム/マルチメディア・サブシステム向けコンフィギュラブル・コア、インターフェースIPソリューション、組込みSRAM(記憶保持動作が不要な随時読出し書込みメモリ)、組込みNVM(不揮発性メモリ)、組み込みテスト&リペア・ソリューション、ロジックライブラリ、メモリ開発ソフトウェアなどで構成されている。ビラージロジックは、業界で信頼のおける半導体IPパートナーとして、高性能、低消費電力、高密度、最適な歩留まり、および製品化や量産までの期間短縮を実現し、400社以上のファウンドリ、半導体メーカー、ファブレスの顧客企業から高い評価を得ている。詳細な情報は、http://www.viragelogic.comより入手可能
# # #
Synopsysは、Synopsys, Inc.の登録商標です。
Virage Logicは、Virage Logic Corporationの登録商標です。
その他の商標や登録商標は、それぞれの所有者の知的財産です。
<お問い合わせ先>
日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941