ニュースリリース - 2011年2月10日

シノプシス、DesignWare Universal DDR Memory Controller IPの性能を向上 レイテンシを30%削減し、システム・パフォーマンスが向上

アーキテクチャの改善により、オフチップDRAMへのアクセス速度が向上し、SoCの処理速度が向上

2011年2月9日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、DesignWare Universal DDR Memory Controller IPの性能向上を発表した。前世代のコントローラーIPと比べて、レイテンシが30%削減、処理速度は15%向上している。新しいDDR Memory Controller IPには、ハイ・プライオリティ・バイパスやコンフィギュアブルな“look-ahead”などの新機能が搭載されている。ハイ・プライオリティ・バイパス機能は、メモリーアクセス・スケジューラーを必要に応じて迂回することによりレイテンシを削減、DRAMへのアクセス・スピードが向上する。コンフィギュアブルな“look-ahead”機能は、次に何の実行プロセスが来るかをあらかじめ想定したインテリジェントなスケジューリングを行うため、処理に必要なデータが揃った命令から優先的に実行するアウトオブオーダー・トランザクションによる高速化を実現、面積と性能の適切なトレードオフが可能になる。新DDR Memory Controller IPは、メモリー・コントローラの制御回路と物理層回路（PHY）の間のインターフェイス規格であるDFI 2.1に準拠しており、メモリーシステムのパフォーマンスを2133Mbpsまで向上させることができる。また、DDR3、DDR2、LPDDR、LPDDR2、SDRAMの各規格にも準拠している。

Picochip社 シリコン・ツール・プラットフォーム担当副社長のWill Robbins氏は次のように語っている。「当社は、フェムトセル/スモールセル方式の基地局向けSoCのリーディング・プロバイダです。当社にとってシノプシス社は信頼できるIPプロバイダであり非常に頼りにしています。シノプシス社は非常に高品質なDDR IPソリューションを提供してくれており、当社の製品差別化を強力に支援してくれています。彼らが提供してくれるDDR IPソリューションは常に進化し続けており、これによって我々は処理速度やレイテンシを向上させた高性能で信頼性の高いメモリーシステムを開発し続けていくことができます」

シノプシス IP&システム マーケティング担当副社長 John Koeterは次のように述べている。「当社は、DDRメモリー・コントローラー・ソリューションの性能や機能の改善に継続的に取り組んでいます。今回、当社の前世代のDDR Universal Memory Controllerが持つ機能と、旧ビラージロジック社（2010年6月 シノプシスが買収）のIntelliアーキテクチャの機能の組み合わせにより、レイテンシを大幅に削減し、処理速度を大幅に向上させることが可能になりました。当社のDDR IPソリューションは、200社を超えるお客様と250件を越すデザイン・ウィンの実績を持っており、設計者の皆様にチップ開発に向けたローリスクのソリューションをご提供しています」

DesignWare DDR Universal Memory Controller IPは、シノプシスが持つ包括的なDDR IPファミリーの一部であり、DDR、DDR2、DDR3、LPDDR、LPDDR2規格準拠のデジタル・コントローラーIP、PHY IPを提供している。DesignWare DDR IPソリューションは、130nm、90nm、65nm、55nm、45/40nm、32/28nmのプロセス・テクノロジに対応している。

提供可能時期
新しいDesignWare DDR Universal Memory Controller IPは、シングル・ポート構成が2011年3月より提供を開始する。詳細な情報はhttp://www.synopsys.com/JP2/IP/InterfaceIP/DDRn/Pages/default.aspxより入手可能。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル・コントローラIP/PHY/検証用IPからなる完全なインターフェイス（業界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック・ライブラリ、組込みテスト/修正IP、オーディオ・ポストプロセッシング・ソフトウェア、コンフィギュアブル・プロセッサ・コアで構成されている。さらにシノプシスは、シリコン完成前の段階でソフトウェア開発を開始するために必要となるバーチャル・プラットフォームを作成するためのSystemCベースのトランザクション・レベル・モデル群も提供している。DesignWare IPは、信頼性の高い開発手法、IPリユース・ツール、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。

詳細情報はhttp://www.synopsys.com/designwareより入手可能。DesignWare IPコミュニティーへのご参加はこちらから。http://twitter.com/designware_ip