統合されたコンフィギュアブルなハードウェア/ソフトウェア・ソリューションにより
最新のオーディオ規格に対応した各種のオーディオ機能を組み立て感覚で実現可能に
DesignWare SoundWave Audio Subsystem概要
2012年3月26日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、DesignWare SoundWave Audio Subsystemを発表した。DesignWare SoundWave Audio Subsystemは、ハードウェア・コンポーネントとソフトウェア・コンポーネントを両方提供する、SoC開発のための完全かつ統合されたオーディオIPサブシステムである。SoundWave Audio Subsystemは、完全にコンフィギュアブルなパッケージで、2.0チャネルから7.1までの24ビット精度のオーディオ・ストリームをサポートしているため、デジタルTV、各種セットトップ・ボックス、ブルーレイ・ディスク機器、ポータブル・オーディオ端末やタブレット端末といった様々なタイプのオーディオ機器の開発に使用できる。
SoundWave Audio Subsystemは、以下のようなコンポーネントで構成されている。
DesignWare ARC 32bitオーディオ・プロセッサ、各種標準デジタル・インターフェイス、各種アナログ・コーデック、Dolby/DTS/SRSなどのオーディオ・フォーマットに対応した各種オーディオ・コーデック・ソフトウェア、メディア・ストリーミング・フレームワークも含めた完全なソフトウェア環境。
さらにSoundWave Audio Subsystemは、バーチャル・プロトタイプとFPGAベースのハードウェア・プロトタイプ・ソリューションの提供により、早期ソフトウェア開発とシステム全体のバリデーションも支援している。
各種IPブロックとソフトウェア・コンポーネントを検証済みオーディオ・サブシステムとして統合することにより、シノプシスは、開発対象のSoCにすぐに組み込めるオーディオ・ソリューションを提供する。これにより設計者は、SoC設計と各種コンポーネントの統合にかかる工数、開発リスク、開発期間を劇的に削減することができるのである。
近年のオーディオ機器ではマルチ・チャネルのオーディオ・コンテンツや、これまで以上に高速なサンプリング・レートが使用されるようになっているため、コンシューマ向けSoCの複雑度に拍車がかかっている。さらに、これまで以上に幅広いオーディオ・フォーマットで高品質な音源再生を実現するために、新しいオーディオ規格では、より高速な信号処理や帯域が定義されるようになってきている。あらかじめ用意されたオーディオ・サブシステムを使用することにより、オーディオ処理部分をホスト・プロセッサから切り離して負荷を軽減することができ、デザインの複雑性を軽減し、SoCの性能と処理効率を向上させることができる。
Semico Research Corporation社のシニア・マーケット・アナリスト Rich Wawrzyniak氏は次のように語っている。「ひとつのSoCに組み込まれるIPブロックの数は2014年には120近くに達すると予想されており、設計者には、IP統合にかかる工数を削減し、これらのIPブロックを管理して使いこなすためのソリューションが必要となっています。ハードウェア・コンポーネントのみならずIPとともに動作するソフトウェア・コンポーネントも含めて事前検証が施された完全なIPサブシステムが提供されれば、設計者は、個々のブロックレベルの設計に煩わされることから開放され、チップレベルで問題を解決していくことができます。DesignWare SoundWave Audio Subsystemのリリースにより、シノプシス社はIP業界に新境地を開拓しました。これにより、エレクトロニクス機器開発者は、これまでより遥かに早いペースで製品の技術革新を成し遂げることが可能となるでしょう」
統合されたハードウェア・コンポーネント群
SoundWave Audio Subsystemは、複数の高精度データやマルチ・チャネル・オーディオ・ストリームを平行して処理するために最適化された低消費電力ARC 32bitオーディオ・プロセッサを提供しており、シングル・コア・タイプかデュアル・コア・タイプを選ぶことができる。
サブシステムとして、HDMIのようなオンチップ・インターフェイス規格への接続機能だけでなく、I2SやS/PDIFといった外部機器とのインターフェイス規格への接続機能も提供しており、ARM® AMBA® 3 AXITM/AHBなどのプロトコル・システム・インターフェイスもSoC上に簡単に統合できるようになっている。アナログ・オーディオ・コーデックは、ライン入出力/マイク端子/スピーカー端子/ヘッドホン端子との高品質なオーディオ接続機能を提供する。また、使い易いコンフィギュレーション・ツールも提供しており、これにより設計者は、チャネル数やオーディオ・インターフェイス数などのオプションを簡単に設定できるため、これまで手作業で数週間かかっていたオーディオ・サブシステム構築作業を数時間の単位で完了できるようになる。
またシノプシスは、サブシステムのチップ上への統合作業や、独自の製品仕様に合わせたカスタマイズ作業を支援するSoC統合サービスも提供している。
各種ソフトウェア・コンポーネント
SoundWave Audio Subsystemは、最新のマルチチャネル・オーディオ・フォーマットに対応した各種オーディオ・コーデック・ソフトウェアも含め、すぐに使えるソフトウェア環境も提供している。対応するオーディオ・フォーマットは、Dolby Laboratoriesの各種フォーマット(Dolby Digital Plus、TrueHDなど)、DTS フォーマット(DTS HD Master Audioなど)、SRS Labsの各種フォーマット(TruSurround HD4 and TruVolumeなど)、 Microsoftフォーマット(WMA 10 Proなど)を始め、Ogg VorbisやFLACなどの広く普及しているオープン・ソース・フォーマットなどである。
またSoundWave Audio Subsystemは、デコーダ、エンコーダ、音源取得後の調整機能(音量調整、イコライザ、サラウンド・バランス調整など)を組み込んだメディア・ストリーミング・フレームワークも提供している。これにより前述のコーデック/調整ソフトウェアをサブシステム上に簡単に具現化できる。さらに、事実上の業界標準マルチメディア・フレームワークとなっているGStreamerに則ったオーディオ・プラグインも用意されているため、開発者は、オーディオ・サブシステムを構成するソフトウェアを、開発中のホスト・アプリケーション・ソフトウェアに短時間で統合できる。
バーチャル・プロトタイプならびにハードウェア・プロトタイプ
モバイル市場やコンシューマ市場をターゲットにした機器などのソフトウェアリッチなデバイスの開発エンジニアは、激増するソフトウェア量はもとより、複雑化するプログラミングや困難なハードウェアとの統合にも対処しなければならない。こうしたソフトウェア開発の課題を解決するために、シノプシスは仮想プロトタイピング・ソリューション VirtualizerをベースにしたSoundWave Audio Subsystemバーチャル・プロトタイプを提供している。これにより、各種オーディオ・ソフトウェアをアプリケーション・ソフトウェアに統合する作業を、チップが完成する数ヶ月前という早期段階で実施できるようになる。
また、FPGAベースのプロトタイピング・ソリューション HAPSを用いてオーディオ・サブシステムのハードウェア・プロトタイプを構築することにより、ソフトウェア開発期間を短縮することがでる。このプロトタイピング環境は拡張性が高いため、フルシステムの統合やシステム前代のバリデーションにも活用できる。
シノプシス IP&システム・マーケティング担当副社長 John Koeterは次のように述べている。「設計者が、ますます複雑化するSoC設計に対処するために設計メソドロジを進化させているのですから、IPソリューションの提供物も進化しなければなりません。設計者が開発対象のチップの性能、消費電力、開発コスト、開発スケジュールを達成するのを支援するためには、ハードウェア・コンポーネントとソフトウェア・コンポーネントをベスト・ミックスで組み込んだIPソリューションが必要です。DesignWare SoundWave Audio Subsystemは、システム構築に必要なコンポーネントを完備し、事前に検証されたエンド トゥー エンドの完全なオーディオ・サブシステムを設計者に提供することにより、コンセプト段階からインプリメンテーションまでのチップ開発期間の大幅な短縮を実現します」
提供可能時期
DesignWare SoundWave Audio Subsystemは、早期採用顧客向けに既に提供を開始している。一般提供は、
2012年4月を予定している。詳細な情報は http://www.synopsys.com/audiosubsystem より入手可能。
DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル・コントローラIP/PHY/検証用IPからなる完全なインターフェイス(業界標準プロトコル)IP、アナログIP、組込みメモリー、ロジック・ライブラリ、コンフィギュアブル・プロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ・ソフトウェア、トランザクション・レベル・モデルそしてバーチャル・プラットフォームも提供している。また、FPGAベースのハードウェア・プロトタイピング・ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル・プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。
シノプシスについて
Synopsys, Inc. は、電子設計自動化(EDA)ソリューションの世界的リーダーであり、半導体の設計ならびに製造に用いられる各種のツール、設計資産(IP)、サービスを全世界のエレクトロニクス関連企業に提供している。システムレベルHW/SW設計検証、IP 、HWインプリメント、HW検証、HW製造、FPGA設計の各ソリューションで構成されるシノプシスの包括的な統合環境により、顧客企業が設計や製造段階で直面している重要な課題、すなわち消費電力や歩留まりの管理、システム設計段階からシリコン製造段階までを網羅する総合検証、開発期間の短縮といった課題を克服することが可能になる。各種テクノロジを駆使したこれらのソリューションを活用することにより、顧客企業は、開発コストや開発リスクを削減しつつ最高の製品を迅速に市場投入することが可能となり、競争力を高めることができる。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジア、インドなど70ヶ所。詳細な情報は、http://www.synopsys.co.jpより入手可能。
# # #
Synopsysは、Synopsys, Inc.の登録商標です。
その他の商標や登録商標は、それぞれの所有者の知的財産です。
<お問い合わせ先>
日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941