ニュースリリース - 2012年6月5日

シノプシス、業界初のハイブリッド・プロトタイピング・ソリューションを発表

バーチャル・プロトタイピング・ソリューション Virtualizerと
FPGAベース・ハードウェア・プロトタイピング・ソリューション HAPSをシームレスに統合した
すぐに使えるソリューションが、SoCのソフトウェア/ハードウェア開発を短期化

ハイブリッド・プロトタイピング・ソリューション概要

• バーチャル・プロトタイプとFPGAベース・ハードウェア・プロトタイプをシームレスにリンクしたハイブリッド・プロトタイプで、それぞれのプロトタイピング・ソリューションが持つ最良のメリットを活用できる。
• マルチコアSoCのプロトタイピングをこれまでより早い段階で開始でき、実機のハードウェア・インターフェイスと直結してシステムレベル・モデルを高速実行できる。
• SoC上の各種設計ブロックを、適したプロトタイプ（バーチャル・プロトタイプとFPGAベース・ハードウェア・ プロトタイプ）上に作成し、プロトタイプ全体としてのパフォーマンスを最大限に活用できる。
• これから設計する新しいブロックはバーチャル・プロトタイプ上に、既存のブロックはFPGAベース・ハードウェア・プロトタイプ上に作成することにより、システム全体の構築を加速できる。
• Virtualizerが提供する設計環境により、開発中のソフトウェアに対するデバッグの可視化やソフトウェア動作の制御が容易になる。
• 単体のハイブリッド・プロトタイプ上に、ARM® CortexTMプロセッサ・モデル、ARM AMBA® インターコネクトのトランザクタ、シノプシス DesignWare IPと、その他の設計対象のブロック群を容易に統合できる。

2012年6月4日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード: SNPS）は本日、シノプシスのバーチャル・プロトタイピング・ソリューション VirtualizerとFPGAベース・ハードウェア・プロトタイピング・ソリューション HAPSを統合したハイブリッド・プロトタイピング・ソリューションを発表した。このソリューションにより、SoCを構成するハードウェアとソフトウェアの開発をさらに短期化できるようになる。これから設計する新しいブロックはバーチャル・プロトタイプ上に、再利用可能な既存ブロックはFPGAベース・ハードウェア・プロトタイプ上に作成することにより、従来よりも12ヶ月早くソフトウェア開発に着手でき、さらにハードウェアとソフトウェアの統合、システム全体のバリデーションにかかる期間を短縮し、全体の開発期間を大幅に削減できるようになる。ARM Cortexプロセッサの高速モデル、ARM AMBAプロトコルに準拠したトランザクタ、DesignWare IPを活用することにより、ARMプロセッサ・ベース・デザインを、そのデザインの状況に応じた最適な形で、バーチャル・プロトタイプもしくはFPGAベース・ハードウェア・プロトタイプ上に構築できる。

今日、設計者は、SoCプロトタイプ作成にあたって2つの異なる手法を選択できる。1つはトランザクション・モデル（TLM）を用いて構築するバーチャル・プロトタイピング、もう1つはFPGA上に実現するハードウェア・プロトタイピングである。バーチャル・プロトタイピングは、高速動作するTLMを実行して、RTLデザインが完成する前の段階でソフトウェア開発を進めるのに適しており、非常に効率的なデバッグ/解析手段を提供できる。FPGA ベース・ハードウェア・プロトタイピングでは、サイクル精度の高速実行環境と、実機のハードウェア・インターフェイスを活用することができる。今回のハイブリッド・プロトタイピング・ソリューションは、Virtualizerのバーチャル・プロトタイピング環境と、HAPSが提供するFPGAベース・ハードウェア・プロトタイピング環境のそれぞれが持つ強みをブレンドしたソリューションであり、これまでよりも開発プロジェクトのかなり早い段階でのソフトウェア開発とシステム統合が可能になる。

VDC Research社　組込みソフトウェア/ハードウェア技術担当副社長　Chris Rommel氏は次のように語っている。「マルチコアを搭載したSoCの増加に伴って、SoC上で稼動するソフトウェアの複雑度と量は大きく上昇しており、システム開発者/ソフトウェア開発者は、ハードウェアが完成するまで作業開始を待つことはできなくなっています。そのため、チップあるいはシステム全体のプロトタイプを用いて開発を開始するケースが増えてきています。シノプシス社のハイブリッド手法により、開発者はどちらか1つのプロトタイピング手法に縛られるのではなく、RTLデザインの完成前段階でのTLMと、既存もしくは完成直近のRTLデザインを自由に組み合わせてプロトタイプを作成/利用することができるようになります。これによって、この手法を活用していない競合企業よりもはるかに早い段階で、ハードウェアとソフトウェアの開発をスタートさせることができるようになります」

シノプシスのハイブリッド・プロトタイピング・ソリューションを活用すれば、Virtualizerのバーチャル・プロトタイプ環境が提供する高速動作のプロセッサ・モデルにより、ソフトウェア・スタックのバリデーション効率が向上する。また、アナログPHYや、FPGAベース・ハードウェア・プロトタイプのHAPSに接続したテスト機器を通して、実機環境のI/Oモデル・インターフェイスに接続することができる。さらに、既存のRTLブロックやIPはFPGAベース・ハードウェア・プロトタイプ上に、これから設計する新しいブロックはバーチャル・プロトタイプ上に、SystemC TLMで作成できるため、より短期間でシステム構築でき、開発プロジェクトのより早い時期にプロトタイプを利用開始することができる。

シノプシスの高性能なHAPS Universal Multi-Resource Bus（UMRBus）のフィジカル・リンクは、バーチャル・プロトタイプ/FPGAベース・ハードウェア・プロトタイプ間の高速データ転送を実現できる。HAPSトランザクタは、ARM AMBA 2.0 AHBTM/APBTM、AXI3TM、AXI-4TM、AXI4-LiteTMインターコネクトをサポートし、事前検証も終えているため、設計者にとっては、AMBAインターコネクトで接続された各種の機能ブロックを、バーチャル・プロトタイプもしくはFPGAベース・ハードウェア・プロトタイプ上に適切かつフレキシブルに分割構築して、SoC全体のプロトタイプを作成できるようになる。また、ハイブリッド・プロトタイプ上でVirtualizerのソフトウェア・デバッグ機能を活用することにより、従来型のFPGAベース・ハードウェア・プロトタイプに比べて、レジスターや開発中のソフトウェアのメモリー・ファイルに対する可視性や、それらの動作の制御性が向上する。

シノプシス　IP＆システム・マーケティング担当副社長　John Koeterは次のように述べている。「ハイブリッド・プロトタイピング・ソリューションなら、ハードウェアで作成したプロトタイプと、ソフトウェアによるプロトタイプのそれぞれが提供する最も優れた利点を設計者に提供することができます。Virtualizerによるバーチャル・プロトタイピング・ソリューションとHAPSのFPGAベース・ハードウェア・プロトタイピング・ソリューションの強みを、UMRBusのフィジカル・リンクを使って1つに統合することにより、SoCプロトタイプの完全な実行環境をこれまでよりはるかに早く構築し活用できるようになります。これにより、ソフトウェア開発とシステム全体のバリデーションをより短期間で終えることができるようになるのです」

提供可能時期
シノプシスのハイブリッド・プロトタイピング・ソリューションは、早期採用顧客向けに既に提供を開始している。

DACでのハイブリッド・プロトタイプ・ソリューションのデモ公開について
このハイブリッド・プロトタイピング・ソリューションは、2012年6月3日から7日までサンフランシスコで開催中のDAC 2012のシノプシス・ブースにて公開している。（ブース番号： 1130）
詳細情報はhttp://www.synopsys.com/dacより入手可能。