ニュースリリース - 2012年9月6日

シノプシスのDesignWare IP、28nmの最先端SoCで100件目の採用を達成

数千万ユニットにも上る実チップ出荷実績と30を超すテスト・チップ・テープアウト実績が物語る
DesignWare IPの信頼性

概要

• USB、PCI Express、SATA、HDMI、DDR、MIPIのPHY や、データコンバータ、オーディオコーデック、エンベデッド・メモリーやロジック・ライブラリなど、28nm SoCに向けたDesignWare IPをフル・ラインナップで提供。
• 大手ファウンドリ4社の10プロセス・テクノロジをサポートしているため、設計者は自身の設計要件に合わせて最適なIPを選択可能。
• 徹底的な検証、信頼性解析、プロセス/電圧/温度のコーナーケースを網羅したat-speedの電気特性把握により、堅牢なSoCを構築できるよう開発。
• モバイル・アプリケーション・プロセッサ、マルチメディア・グラフィックス、ネットワーク、ストレージ向けチップなど、様々なアプリケーション向けに最適化。

2012年9月5日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、大手ファウンドリ各社の28nmプロセス向けに最適化されたDesignWare IPのデザインへの採用が100件に達したことを発表した。実チップで実証済みの28nm DesignWare IP群は、USB、PCI Express、SATA、HDMI、DDR、MIPIのPHYや、データコンバータ、オーディオコーデック、エンベデッド・メモリー、ロジック・ライブラリなどの広く使われているIPを提供しており、数千万ユニットにも上る実チップ出荷実績を持っている。デザインの堅牢性を確かなものとするため、シノプシスの28nm DesignWare IPは、High-KメタルゲートとポリSiONの両方でプロセス/電圧/温度（PVT）のバラツキを徹底的にキャラクタライズして開発されている。10種類以上の28nmプロセス・ノードでの30種を超すテストチップのテープアウトや、多数の量産製品出荷が示すように、DesignWareは、開発リスクや労力を抑えて、モバイル・アプリケーション・プロセッサ、マルチメディア・グラフィックス、ネットワーク、ストレージなど様々なアプリケーション向けのSoCに迅速に組み込むことができる高品質なIPソリューションを設計者に提供している。

Global Unichip Corp.（GUC）社　テクニカル・ボード・チェアマン　Michael Chang氏は次のように語っている。「シノプシス社は、実績あるIPプロバイダとして、最先端のプロセス・ノードで、多数にわたって高品質なIPを提供し続けてきました。当社は長年にわたってシノプシス社と緊密に協業を重ねてきており、様々なDesignWare IPを最先端SoCに組み込んで顧客企業に提供してまいりました。シノプシス社の28nm IPにより、当社は消費電力、動作性能、面積の目標を満たし、素晴らしい歩留まりと収益を達成した次世代デザインをお客様にご提供できます」

最先端のプロセス・ジオメトリは、SoCやIPの開発に新たな設計課題を引き起こす。28nmプロセス・ノードにおけるデザイン・ルールや、リーク電流、I/Oボルテージ制約の厳しさは、40nmや65nmのそれとは全く異なる。28nmの設計課題に対処するため、シノプシスは、各種の業界標準インターフェイス・プロトコル仕様への準拠性と動作信頼性を確保しつつ、各種IPの設計要件を厳格化した。たとえば28nm IPの開発では、製造性の基準を満たすため、65nm IPと比べて2倍のデザイン･ルールを厳格に適用し、バリデーション時には8倍にも上るPVTコーナーケースを検証した。さらに、リーク電流を最小化するため、最先端のローパワー設計メソドロジも実践した。

28nm DesignWare Embedded Memory IPの開発にあたっては、バラツキの問題に対処するため、スタティスティカル設計メソドロジを適用し、さらに、ソース・バイアスやデュアル・ボルテージ・レールを始めとするパワー・マネージメント機能を多数使用して、リーク電流を最大70%削減した。
DesignWare Logic Librariesの開発にあたっては、SoCのリーク電流削減のため、複数の電圧しきい値と長チャネル・デバイスを組み込んでいる。さらに広範囲にわたるコーナーケースがキャラクタライズされているため、設計者は、要求される処理能力に応じてDynamic Voltage and Frequency Scaling（DVFS）テクニックを用いてダイナミック電流を削減できる。
これらの機能や設計テクニックによって、設計者は、28nm DesignWare IPをSoCに成功裏に組込み、より優れた動作性能、低消費電力、省面積を達成することができるのである。

シノプシス　IP＆システム・マーケティング担当副社長　John Koeterは次のように述べている。「28nm DesignWare IPの開発は生半可な作業ではありません。IPのインターオペラビリティと堅牢性を担保するため、シノプシスは28nm IPの設計と検証に100人年ものリソースを投じてきました。当社のユーザー調査では、お客様の次に取り組まれる予定のデザインの約50%は、28nmプロセスでインプリメントされます。シノプシスは、お客様が競争優位を確保するのに必要なタイミングに合わせて、高品質な28nm IPをご提供しています」

提供可能時期
28nmプロセス対応のUSB 3.0、USB 2.0、USB HSIC、DDR3、DDR2、LPDDR3、LPDDR2、PCIe 2.0、SATA Ⅰ/Ⅱ/Ⅲ、HDMI 1.4のPHY やMIPI M-PHY、MIPI D-PHY、エンベデッド・メモリー、ロジック・ライブラリ、データコンバータ（A/DコンバータならびにD/Aコンバータ）は、既に提供を開始している。オーディオコーデックは、早期採用顧客向けに2012年の第四4半期に提供開始予定である。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル・コントローラIP/PHY/検証用IPからなる完全なインターフェイス（業界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック・ライブラリ、コンフィギュアブル・プロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ・ソフトウェア、トランザクション・レベル・モデルそしてバーチャル・プラットフォームも提供している。また、FPGAベースのハードウェア・プロトタイピング・ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル・プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。