ニュースリリース - 2012年10月18日

TSMC社、シノプシスに“Partner of the Year 2012”を授与

20nmテクノロジ開発に向けたシノプシスの価値ある貢献を評価

2012年10月17日 カリフォルニア州マウンテンビュー発 -　半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、TSMC 20nmリファレンス･フローの共同開発の成果を受け、TSMC社がシノプシスに“Partner of the Year 2012”を授与したことを発表した。授与理由は、シノプシスの広範囲にわたる深い専門技術、ならびにTSMC 20nmリファレンス･フローの開発と提供に向けた貢献の大きさである。このフローを構成するシノプシス・ソリューションは、Design Compiler、IC Compiler、StarRC、PrimeTime、IC Validatorである。

TSMC社　デザイン・インフラストラクチャ・マーケティング部門のシニア･ディレクター　Suk Lee氏は次のように語っている。「シノプシス社は、その卓越したR&D能力と幅広いソリューションにより、20nmプロセス・テクノロジの開発と提供開始を大きく前進させてくれました。これを評し、Partner of the Year 2012をここに授与するものであります。当社は、今後もシノプシス社との協業を通じて半導体設計の分野に更なるイノベーションを起こしてまいります」

シノプシス　マーケティング＆コーポレート・デベロップメント・グループ 上級副社長　John Chiltonは次のように述べている。「我々は、今回の栄誉ある受賞を誇りに思っています。TSMC社と当社のお客様は、非常に厳しいマーケット・ニーズに対応していくため、プロセスとEDAツール/IPの分野でベストのソリューションを求めていらっしゃいます。シノプシスは、本件に代表されるようなパートナー各社との深い協業を通じて、設計開発者の皆様のために最高峰の技術をご提供し続けてまいります」

TSMC 20nmリファレンス・フローを構成するシノプシス・ツール群について

• IC Compiler
  最先端プロセスノード・デザインの消費電力、性能、面積の最適化で業界をリードする設計ソリューションを提供し、製造工程で信頼性の高いパターン分割が行えるDPTルール準拠のレイアウトを生成
• IC Validator
  設計工程でダブル･パターニング・チェックを実行するための高速/高精度なパターン分割エンジン（カラーリング・エンジン）を搭載し、インデザイン・テクノロジを用いてIC Compilerと協調動作し違反を自動修正
• PrimeTime
  DPT考慮のバリエーション解析を実行。これにより、複数の寄生容量値を持つSPEFモデルのバリエーションがタイミングに及ぼす影響を特定
• StarRC
  ダブル･パターニングに起因するマスクのズレに対処するためキャリブレートされたプロセス・モデリングを実行し、ノン･カラーあるいはカラーリング済みデザインの寄生抽出により高精度/高性能なデザインを実現