ニュースリリース - 2013年1月30日

シノプシス、10GBASE-KRをサポートする低消費電力28nm PCI Express 3.0 PHYの提供を開始

概要

• 1.25Gbpsから10.3Gbpsまでのデータ転送レーンを複数搭載できるPHY IPにより、幅広い通信モードに対応
• PCI Express 3.0、10GBASE-KR、10GBASE-KX4、1000BASE-KX、CEI-6G-SR、SGMⅡ、QSGMⅡなどの重要な標準通信規格をサポートするマルチ・プロトコル・ソリューション
• IEEEの省電力イーサネット（EEE=Energy-Efficient Ethernet）規格に対応した小面積/省電力IPソリューションにより、省エネ型の大規模情報システム技術の開発を支援

2013年1月29日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、幅広いハイエンド/省電力な通信機器ならびにコンピューティング機器が必要とする接続機構をサポートできるマルチ・プロトコルの DesignWare Enterprise 10G PHY IP の提供を開始したと発表した。この28nm Enterprise 10G PHY IPは、ブレード・サーバーの筐体、スイッチング機構、ルーター、その他の高性能な通信/コンピューティング機器に搭載される大型のバックプレーン向けに最適化されており、柔軟な相互接続機能を提供するため、PCI Express® (PCIe®) 3.0や10GBASE-KRといった各種インターフェイス規格を実装できる。また、1レーンあたり1.25Gbpsから10.3Gbpsまでのデータ転送レートをサポートするマルチ・レーン・アーキテクチャで構築されているため、40Gbpsや100Gbps Ethernet通信を実現でき、高性能SoCに求められ続けているネットワーク通信能力増加の要請に対応するための実証済みのスケーラブルなソリューションを設計者に提供する。

半導体市場調査会社のリンレイ・グループのシニア・アナリスト　Jag Bolaria氏は次のように語っている。「エンタープライズ機器やデータセンター向け機器の市場では最速の通信機能が求められており、10ギガビット・イーサネットは、その鍵を握るバックプレーン・インターフェイスとなっています。当社の調査によると、エンタープライズ機器やデータセンター機器に搭載される10ギガビット・イーサネット・ポートの数は2016年まで年率25%以上の割合で増え続けます。10GBASE-KRのポート数は、マルチ・プロセッサ・コアと組み合わせて使用されるPCI Express　3.0の急速な普及に伴って大幅に増加し、高速インターフェイスを組み込んだASICを開発する設計者にとってシノプシス社のマルチ・プロトコルSerDes IPソリューションの重要性は益々高まるでしょう」

DesignWare Enterprise 10G PHY IPは、レーンを束ねたり分割できるコンフィギュレーション性の高いフィジカル・コーティング・サブレイヤ（PCS：物理符号化副層）を持っているため、モジュール式の設計が可能になる。アナログ・フロントエンドには、マルチタップのディシジョン・フィードバック・イコライザ（DFE：判定帰還型等化器）とコンティニュアス・タイム・リニア・イコライザ（CTLE：線形等化器）を搭載しているため、高速通信経路のシグナル・インテグリティを向上させることができる。また、面積/消費電力/帯域幅が最適化されているため、SoCへの統合を容易化できる。

このEnterprise 10G PHY IPは、シノプシスの完全なPCI Express 3.0ならびに10G Ethernetソリューションの一部であり、これらのソリューションは全て、PCS、デジタル・コントローラ、検証用IPを提供している。10GBASE-KRのサポートにあたっては、フィジカル・ミディアム・アタッチメント（PMA：物理媒体接続部）、オート・ネゴシエーション（AN）、PCS、フォワード・エラー・コレクション（FEC：前方誤り訂正）、EEEの機能を提供する。オプションのEEE、FEC機能も含め、10GBASE-KRを包括的にサポートしているため、SoC設計者は、単一のベンダから調達したIPソリューションによって相互運用性の心配をすることなくチップ開発を進め、開発リスクと開発期間を削減できる。

シノプシス IP & システム担当副社長 John Koeterは次のように述べている。「我々はDesignWare Enterprise 10G PHYの開発開始当初から、様々なデータ転送レートに対応できるフレキシブルなインプリメンテーションが可能なIPにすること、主要な通信/コンピューティング・プロトコル全てをサポートすること、主要なファウンドリ各社のプロセスに対応することを開発要件としていました。当社がご提供する完全なPCI Express　3.0ならびに10G Ethernetソリューションにより、設計者の皆様は、開発期間を延長することなく、またIP統合リスクを抑えつつ、極めて高いデータ転送機能をデバイスに組み込むことができるようになります」

提供開始時期と参考情報
DesignWare Enterprise 10G PHY IPは、既に提供を開始しており、各種プロセス・テクノロジをサポートしている。

• 詳細情報は DesignWare Enterprise 10G PHY より入手可能。
• ご不明な点への回答は 10G Ethernet questions にアップロードした各種ビデオで解説。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル・コントローラIP/PHY/検証用IPからなる完全なインターフェイス（業界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック・ライブラリ、コンフィギュアブル・プロセッサ・コアで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ・ソフトウェア、トランザクション・レベル・モデルそしてバーチャル・プラットフォームも提供している。また、FPGAベースのハードウェア・プロトタイピング・ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル・プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。