ニュースリリース - 2013年7月31日

シノプシス、センサー搭載機器向けの超低消費電力IPサブシステムを開発

コンフィギュラブルなハードウェアIPとソフトウェアIPを組み合わせたソリューションにより
センサー機能のSoCへの組込みが短期間で可能に

概要

• 事前検証済みのハードウェアIPとソフトウェアIPの統合IPサブシステム・ソリューション：
  小面積で低消費電力のARC 32bitプロセッサ、デジタル/アナログ・インターフェイス、ハードウェア・アクセラレータ、DSP機能を実現するソフトウェア・ライブラリ、ソフトウェアI/Oドライバを提供
• 高度にコンフィグレーション可能な、密結合された専用のハードウェアが、センサー・プロセッシングの効率を最大化
• 10以上のコンフィギュラブルなハードウェア・アクセラレータにより、メモリーの占有面積を削減し、同じ機能をディスクリートICで実現する場合と比べて消費電力を1/10に削減
• 算術演算、フィルタリング、マトリックス/ベクター、間引き/補間など、すぐに使えるDSP機能ソフトウェア・ライブラリを豊富に提供することにより、アプリケーション・ソフトウェアの開発期間を短縮
• 0.01mm2で実装でき、28nmプロセスで実装した場合1MHｚあたり4マイクロワット以下で稼働

2013年7月30日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、センサー制御アプリケーションのための完全なハードウェア/ソフトウェア IPソリューション DesignWare Sensor IP Subsystemを発表した。この新しいIPサブシステムは、デジタル・センサーやアナログ・センサーからのデータを処理するために最適化されており、ホスト・プロセッサの負荷を軽減し、より効率の高いセンサーデータ処理を超低消費電力で実現する。また、完全にコンフィギュラブルなサブシステムとなっており、DesignWare ARC EM4 32bit プロセッサ、デジタル・インターフェイス、アナログ・デジタル・データコンバータ（ADC）、ハードウェア・アクセラレータ、包括的なDSP機能ソフトウェア・ライブラリ、ソフトウェアI/Oドライバで構成されている。このIPサブシステムは、設計者に完全かつ事前検証済みのソリューションを提供し、スマートセンサーやセンサー・フュージョン、センサー・ハブなど広範囲にわたるアプリケーションのニーズを満たすことができるようになる。


センサーシステムは、様々な場所で使用されるようになっている。ネット接続機器、車載機器、モバイル機器などの多くのアプリケーションでは、気圧、温度、動き、近接状況などの周辺環境を感知し、解釈する能力がこれまで以上に求められるようになっている。シノプシスは、センサー機能に特化した各種IPブロックと、処理効率の高いプロセッサやソフトウェアを単一のサブシステムとして事前に統合して提供する。すぐにSoC統合を開始できるセンサー・ソリューションを設計者に提供することで、設計や機能統合にかかる工数を大幅に削減し、開発リスクの低減と開発期間の短縮を実現する。

Semico Research社　技術主管　Tony Massimini氏は次のように語っている。「センサーユニットの総数は2012年の100億ユニットから、2017年には300億ユニットに増加すると予想しています。これまで以上に多くの半導体企業が、開発対象のSoCにセンサー・インターフェイスを組み込むようになり、シノプシス社のDesignWare Sensor IP SubsystemのようなセンサーIPサブシステムは、センサー機能の統合にかかる工数とコストの削減に大きく寄与するでしょう」

統合されたハードウェア
DesignWare Sensor IP Subsystemは、小面積で低消費電力のDesignWare ARC EM4 32bit プロセッサ・コアを提供しており、アプリケーションに特化したハードウェア・アクセラレータや密結合ペリフェラルをサポートするための拡張性や命令セットを備えている。サブシステムには、ARM® AMBA® AHBTM APBTMといったプロトコル・システム・インターフェイスだけでなく、チップ外のセンサー・コンポーネントをサポートするGPIO、SPI、I2Cといったコンフィギュラブルなデジタル・インターフェイスも含まれているため、SoC全体への機能統合が容易になる。アナログ・インターフェイスには低消費電力型のハイ・レゾリューションADCが含まれており、プロセッサ向けにセンサー・データを効率よくデジタル化できる。また、このセンサー・サブシステムは、FPGAベース・ハードウェア・プロトタイピング・ソリューション HAPSとしても提供されており、これを活用してソフトウェア開発を早期に開始でき、さらにシステム全体の統合作業やバリデーションのための拡張性の高いプラットフォームとしても使用できる。シノプシスは、SoCインテグレーション・サービスも提供しており、設計者がサブシステムを開発対象のチップに組み込む工程を支援したり、それぞれのアプリケーションに固有の要求を満たすためのカスタマイズ作業への技術サポートを提供している。

Allegro Microsystems社 センサー事業部 ディレクター Robert Fortin氏は次のように語っている。「車載機器向けの磁気センサーICの分野で技術をリードする当社にとって、シノプシス社のような信頼できるIPプロバイダから高品質なIPを調達するのは非常に重要なことです。当社の経験から言えることは、DesignWare ARC 32bitプロセッサが提供してくれる高い処理性能、小面積、低消費電力性能は、他のソリューションよりも非常に大きなアドバンテージをセンサーIC設計にもたらしてくれるということです」

専用のソフトウェア
DesignWare Sensor IP Subsystemは、DSP機能ソフトウェア・ライブラリを豊富に提供している。このライブラリは、算術演算、複素演算、フィルタリング（FIR、IIR、相関判定など）、マトリックス/ベクター、間引き/補間などからなっており、これらを使用することによりセンサーシステム向けアプリケーション・ソフトウェア・コードの開発を短期間で行えるようになる。さらに、I/OをARC EM4プロセッサに統合する作業を効率化するためにペリフェラル・ソフトウェア・ドライバも提供しており、DesignWare Sensor IP Subsystemとホスト・プロセッサのインターフェイスを確立するためのホスト・ドライバも提供している。

また、性能効率を大幅に引き上げ、メモリー占有面積を削減するため、センサー・システム固有のソフトウェア機能をハードウェアに統合することもできる。センサー・システム固有のアーキテクチャ・テンプレートと組み合わされた使い易いコンフィギュレーション・ツールにより、設計者は、DSP機能やデジタル・インターフェイスなどの開発対象アプリケーションに求められるオプションを迅速に選択することができ、完全なセンサー・サブシステムのコンフィギュレーションを従来の数週間単位ではなく数時間単位で完成させることが可能となる。

シノプシス　IP&システム　マーケティング担当副社長　John Koeter は次のように述べている。「家庭内機器や自動車、持ち歩くタイプのシステムなどの分野で、センサー・ベースのデバイスが急速に拡がりを見せています。こうした機器には、高性能で小面積、低消費電力のセンサー組込みSoCが必要になります。当社がご提供する、事前検証済みで、すぐにSoCに組み込めるセンサー・サブシステムにより、設計者の皆様は、従来と比べてより高い次元でのハードウェアIPならびにソフトウェアIPの統合が可能になり、開発リスクを大幅に低減しつつ、より短期間に開発目標を達成することができるようになります」

提供可能時期
DesignWare Sensor IP Subsystemは、早期適用企業向けに2013年10月から提供を開始する予定である。一般提供の開始は2013年第四4半期を予定している。詳細な情報は www.synopsys.com/sensorsubsystem より入手可能。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル・コントローラIP/PHY/検証用IPからなる完全なインターフェイス（業界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック・ライブラリ、プロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ・ソフトウェア、トランザクション・レベル・モデルそしてバーチャル・プラットフォームも提供している。また、FPGAベースのハードウェア・プロトタイピング・ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル・プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。