ニュースリリース - 2013年9月6日

DesignWare HDMI 2.0 IPソリューションは、モジュール方式の柔軟なデザインを提供しており、HDTV向けSoCのダイサイズとマテリアル・コストを削減するために面積、消費電力、ピン数、ゲート数を最適化した状態となっている。また、非常にコンフィギュラビリティの高いソリューションとなっているため、設計者はチップ完成後もソフトウェアの更新による機能変更によってHDTV SoCの旧式化を防ぐことができる。28nm HDMI 2.0 PHY IPは、従来と比べ消費電力を33%削減するためEnergy Star基準のクリアが容易になる。また、シングルPLLアーキテクチャと最適化済みI/Oリングにより面積を従来比25%削減している。このPHYは、ワイヤボンド・パッケージで6Gbpsの性能を実現でき、2層PCBにも対応しているため、マテリアル・コストの削減に貢献する。

ソフトウェア開発を支援するため、LinuxカーネルHDMI 2.0ドライバも提供している。HDCP（High-bandwidth Digital Content Protection、EDID（Extended Display Identification Data）、CEC（Consumer Electronics Control）などのソフトウェア・ドライバにより、ソフトウェア開発にかかる期間を数週間単位から数時間単位に短縮できる。たとえばCEC 2.0ドライバはユニバーサル・リモートコントロール仕様をサポートしているので、エンドユーザーは一つのリモコンで複数のAV機器を操作することができる。これらのドライバは、LinuxもしくはLinuxベースのアンドロイドOS環境で使用できる。

シノプシス　IP&システム　マーケティング担当副社長　John Koeterは次のように述べている。「今回のHDMI 2.0 IPソリューションにより、様々なマルチメディア・コンシューマ機器向けSoCに組み込める高品質IPのリーディング・プロバイダとしての当社の地位はより強固なものとなりました。当社のHDMI 2.0 IPは、最先端のホームシアター・システムに必要とされる性能を満たすべく設計されているだけでなく、ソフトウェアの更新によって将来の機能変更にも備えることができる柔軟性をご提供しています」

提供可能時期
ファウンドリ各社の28nm プロセスに対応したDesignWare HDMI 2.0 TX/RX デジタル・コントローラIP、PHY IPは、既に提供を開始している。詳細な情報は www.synopsys.com/sensorsubsystem より入手可能。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル・コントローラIP/PHY/検証用IPからなる完全なインターフェイス（業界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック・ライブラリ、プロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ・ソフトウェア、トランザクション・レベル・モデルそしてバーチャル・プラットフォームも提供している。また、FPGAベースのハードウェア・プロトタイピング・ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル・プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。