ニュースリリース - 2013年9月24日

TSMC社 16nm FinFETデザイン・リファレンス・フローを構築するシノプシス・インプリメンテーション・ソリューション

概要

• 複数年にわたる協業により、実証済みの16nm設計フローとメソドロジを提供
• 寄生抽出、配置配線、カスタムデザイン、フィジカル検証、STA、回路シミュレーション、パワー/レール・インテグリティ解析などを担うシノプシス・ツール群が、FinFETデザインルールV0.5準拠認定。今後V1.0認定へ。
• TSMC 16nm FinFETプロセスの早期適用企業が16nm FinFETリファレンス・フローを使用

2013年9月23日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、TSMC 16nm FinFETリファレンス・フローを構成する包括的なインプリメンテーション・ソリューションの提供開始を発表した。両社が共同開発したリファレンス・フローに含まれるツール群は、TSMC 16nm FinFETプロセスDesign Rule Manual（DRM）とSPICE のV0.5に対応しており、今後V1.0対応に向けて協業を継続する。両社の協業は、シノプシスのGalaxyデザイン・プラットフォームが提供するデバイス･モデリング、寄生抽出、配置配線、カスタムデザイン、スタティックタイミング解析（STA）、回路シミュレーション、レール解析、フィジカル検証、トランジスタ検証などのテクノロジを網羅している。SoC設計者は、FinFETベース・デザインのインプリメントに向けて、シリコン実証済みのソリューションを使用できるようになった。TSMC 16nmプロセスの早期適用企業は、リファレンス・フローの活用により、FinFETがもたらすメリットを実現し、より高性能で低消費電力なデザインを実現できる。

TSMC社 デザイン・インフラ・マーケティング・シニアディレクタ Suk Lee氏は次のように語っている。「当社は、16nm FinFETプロセス・テクノロジに対応した革新的メソドロジとツール統合に向けて協業を重ねてまいりました。両社の長年にわたる協業は、インプリメンテーション・フローを網羅しており、これによって早期適用企業各社様は当社の最先端プロセスの活用とFinFETテクノロジ・ベース・デザインの開発を早めることができるようになります」

この包括的なインプリメンテーション・ソリューションにより、TSMC 16nmリファレンス・フローを活用する設計者は、チップの性能、消費電力、面積、製造容易性の面でのアドバンテージをフル活用できるようになる。 TSMC 16nmリファレンス・フローを構成するGalaxyデザイン・プラットフォームのツールならびにメソドロジは以下のとおりである。

• IC Compiler - 最適な性能、消費電力、面積を実現するため、16nm FinFET量子化ルール、FinFETグリッド・ルール、そしてPBA（パス・ベース解析）/GBA（グラフ・ベース解析）のタイミング相関性確保やローボルテージ解析などの最先端最適化メソドロジをサポートする先進のテクノロジを提供。
• IC Validator - フィン・バウンダリ・ルールなどのFinFETパラメータを検証し、ダミーセルへ拡張するためのDRC/DPTルール準拠性チェック機能を提供
• PrimeTime - FinFETプロセスで要求されるサインオフ精度を満たすゴールデンSTAを実現する最先端の波形伝播遅延計算機能を提供
• StarRC - 業界初の“リアル・プロファイル”FinFETデバイス・モデリング機能により、高精度なトランジスタ・レベル解析のためのMEOL（middle-end-of-line）寄生抽出を実現