ニュースリリース - 2013年10月17日

シノプシス、機能安全規格に準拠した車載システム開発のための DesignWare ARC EM SEPプロセッサの提供を開始

全性確保のための機能とASIL D認証に対応したコンパイラがISO26262準拠SoCの開発を促進

概要

• 処理効率が高く、消費電力が低い組込み車載システム用に最適化されたソリューション
• Automotive Safety Integrity Level D（ASIL D）認証に対応したDesignWare ARC MetaWare CompilerによりISO 26262に準拠したソフトウェアの開発効率が向上
• パリティのサポートやエラー訂正コード (ECC) 技術など安全性確保のための機能を搭載
• 安全性に関する詳細な付属ドキュメントが、ARC EM SEPを使用したシステムの各種安全基準への適合を容易に

2013年10月15日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、機能安全規格に準拠した車載システムのためのプロセッサ・コアの新製品 DesignWare ARC EM SEP （Safety Enhancement Package）を発表した。この32-bit プロセッサは、高い処理効率が特長のARC EM4プロセッサをベースに開発されている。最大周波数300MHz、1 MHzあたり16μW（一般的な65nmローパワー・プロセスで実装した場合）という低消費電力で動作し、機能安全規格 ISO 26262対応のためのASIL D認証に必要となる安全特性を備えている。また、DesignWare ARC MetaWare Compilerにより、ソフトウェア開発者は、ISO 26262に準拠したソフトウェア・コードの開発を短期化でき、独立系・安全性認証機関であるSGS-TÜV SaarによるASIL D認証に対応可能となる。この安全特性が向上したハードウェアとコンパイラの組み合わせにより、ARC EM SEPは、振動・加速度センサー、先進のドライバー・アシスト・システム、電動パワー・ステアリングといった組込み車載システムを制御するSoCの開発に最適なプロセッサとなっている。

Allegro MicroSystems社 パワーIC事業部　ディレクター Vijay Mangtani氏は次のように語っている。「車載機器向け高性能半導体を開発する当社にとって、最も厳格な安全性規格に準拠した製品を提供することは非常に重要なミッションです。ISO 26262への対応は、当社のチップがセーフティー・システム仕様を満たすためには避けて通れない道です。シノプシス社がARC EM SEPのようなプロセッサ・コアでこうした規格に対応した機能を提供してくれることにより、車載システム向け半導体開発者は、この市場からの重大な要求に応えることができるようになります」

ARC EM SEPは、コンフィギュアブル・プロセッサ・コアであるため、開発対象のシステムに合わせて動作性能、消費電力、サイズを調整できる。開発者は、独自の命令を定義できるようになるため、組込み車載システム向けデザインにとって重要な要素である低消費電力と省メモリーを実現しつつ、開発対象のシステムにとって最適な操作性能をを達成するのに必要なハードウェア・アクセラレータ機能の統合が容易になる。またARC EM SEPは、クローズリー・カップルド・メモリーに、１ビットのエラー訂正/２ビットのエラー検出ができるECC機能、２ビットのエラー検出ができるパリティ保護機能といった安全性確保のための機能を備えている。システム全体のレイテンシとチップ面積を最小化するため、SoCペリフェラルをCPUにダイレクト・マッピングすることができ、１クロック・サイクルでのアクセスが可能になる。ネイティブ装備のARM® AMBA®, AHB™, AHB-Lite™ and BVCIインターフェイスは、32-bitトランザクションもしくは64-bitトランザクションにコンフィギュレーションできるため、最適なシステム・スループットを達成できる。またシノプシスのバーチャル・プロトタイピング・ソリューション Virtualizerは、ARC EM SEPをサポートしているため、Mathwork社のSimulink®, Vector社のCANoe、シノプシスのSaberといったツールとシームレスに統合でき、バーチャルHILS（hardware-in-the-loop simulation）の実行と故障注入テストが可能となる。

DesignWare ARC MetaWare Compilerと安全性に関するドキュメントにより、安全性への要求が高いシステムの開発者は、ISO 26262仕様への準拠が容易になる。セーフティ・マニュアル、セーフティ・ガイドなどの安全性に関する付属書類により、車載機器開発者は、ISO 26262コンプライアンス・テストに必要となるドキュメントの整備が容易になる。ARC MetaWare Compiler は、ARCプロセッサ向け組込みソフトウェアの開発/デバッグ/最適化を支援する包括的なソリューションであるARC MetaWare Development Toolkitの一部として提供される。

シノプシス　IP&システム　マーケティング担当副社長　John Koeter は次のように述べている。「今日の自動車では、その最も重要な機能のほとんどはエレクトロニクス制御となっているため、自動車安全規格が求める安全特性を備えたIPの必要性が高まっています。当社のプロセッサIPの新製品DesignWare ARC EM SEPと、ASIL D認証に対応したDesignWare ARC MetaWare Compiler により、自動車向け半導体ならびにシステムの開発者は、ISO 26262認証の取得にかかる期間と労力を削減できるようになります」

提供時期
DesignWare ARC EM SEPプロセッサ・コア、ASIL D認証対応のDesignWare ARC MetaWare Compilerならびに関連ツール群は、2013年10月末に一般提供を開始する予定である。詳細な情報はhttp://www.synopsys.com/arcより入手可能。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル・コントローラIP/PHY/検証用IPからなる完全なインターフェイス（業界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック・ライブラリ、プロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ・ソフトウェア、トランザクション・レベル・モデルそしてバーチャル・プラットフォームも提供している。また、FPGAベースのハードウェア・プロトタイピング・ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル・プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、 ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。