ニュースリリース 2014年4月24日

シノプシスの新製品 ProtoCompiler、プロトタイプ作成にかかる期間を1/3に短縮

FPGAベース・ハードウェア・プロトタイピング・システム HAPS向けの プロトタイピング自動化/デバッグツールにより、プロトタイプ性能も向上

概要

• ハードウェアベース・プロトタイピング・システム HAPS-70と、プロトタイピング・ソフトウェア ProtoCompilerにより、プロトタイプ作成期間が短縮、プロトタイプの性能も向上
• 複数FPGAへのデザイン自動分割機能により、最大2億5千万ASICゲート・デザインの分割にかかる時間が数時間単位から数分単位に
• ピン・マルチプレクシングのインプリメント効率が向上し、プロトタイプ性能が平均2倍に向上
• ギガバイト・レベルのデータ・ストレージ機構に数秒間もの信号データを格納できるため、デバッグ時の可視性が向上

2014年4月23日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、シノプシスのFPGAベース・ハードウェア・プロトタイピング・システム HAPS向けのデザイン実装ソフトウェアProtoCompilerの提供開始を発表した。ProtoCompilerは、HAPSのハードウェア・システムを熟知した統合プロトタイピング・ツールで、従来のプロトタイピング・フローと比較してプロトタイプ作成期間を最大1/3に短縮できる。また、デザイン自動分割エンジン、統合型デバッグ機能を提供し、HDLコンパイル機能も向上しているため、HAPSを用いたプロトタイピングの効率が一層向上する。

ProtoCompilerの活用により、設計者は、短時間でRTLコンパイルを終え、数時間かかっていた従来の設計フローと比べて分単位でデザイン分割を完了できるようになる。ProtoCompilerが持つ大容量の論理合成/デザイン分割機能により、複数FPGAに分割してもシームレスに動作する高性能かつサイクル精度のデザイン実装を自動生成できるようになるためである。このASIC向けRTLから複数FPGAへの自動実装の高速化は、並列処理プラットフォーム、最適化・高速化したコンパイラ、HAPSシリーズ向けのゲーテッド・クロック・コンバージョン手法によって更に強力なものとなる。

Actions Semiconductor社　システム検証部門　部長代理　Mu Wu氏は次のように語っている。「シノプシス社のHAPSシステムは、ハードウェア/ソフトウェア・バリデーションに不可欠なもので、タブレット向けSoCのOWLシリーズをより高品質に、そしてより短期間で開発するのに大きく貢献してくれています。今回のProtoCompilerの発表は、すばらしいニュースです。HAPSシステムの細部まで熟知した実装自動化/デバッグ機能の提供により、これまでのプロトタイピング手法を大きく転換してくれるでしょう。設計者は、より高性能なプロトタイプを、より短期間で作成できるようになりました」

ProtoCompilerは、HAPS特有のハードウェア接続アーキテクチャやデバイス間接続遅延情報を考慮してマルチプレクシングの自動インプリメントを実行する。この新機能は、HSTDM（HAPS high-speed time-domain multiplexing）ならびにHAPSTrakコネクタと統合されているため、他のプロトタイピング・システムと比べてプロトタイプ性能を平均2倍向上させることができる。

ザイリンクス社　設計メソドロジ機器部門　マーケティング担当シニア・ディレクター　Tom Feist氏は次のように語っている。「シノプシス社のProtoCompilerと当社の次世代アナリティカル配置配線テクノロジであるXilinx® Vivado® Design Suiteとの組み合わせにより、当社のFPGAデバイスVirtex-7を搭載したHAPSを用いてSoCのプロトタイプ作成を行う設計者の皆様は、最大限の生産性向上メリットを享受できます。FPGAデバイスを用いてASICもしくはSoCのプロトタイプ開発を行っている開発エンジニアは、高性能なプロトタイプを極めて短期間に作成する必要に迫られており、ProtoCompilerの実装自動化/デバッグ機能は、その両方を実現してくれます」

ProtoCompilerは、シミュレータ・ライクなRTLデバッグ機能やロジック・アナライザとの自動接続機能、シノプシスの自動可視化テクノロジSilotiによる完全な可視化、自動デバッグ環境Verdi3による優れたデバッグ/解析機能など幅広いデザイン可視化機能の提供により、プロトタイプ使用期間を通して必要になるデバッグ/修正作業を支援する。複数のFPGAデバイスを搭載したHAPSシステムに実装されたデザインの可視化機能向上は、RTLへのデバッグ回路挿入機能や、ギガバイト・レベルのサンプリング・データ・ストレージ機構によっても強化されており、FPGAが持つI/Oをその本来の目的ではないプロトタイプ - ワークステーション間接続に使用する必要が無い点も大きなメリットである。ギガバイト・レベルのストレージ機構により、複雑なハードウェア/ソフトウェア・インタラクションのバリデーションに不可欠な数秒単位のデータの可視化とデバッグが可能になる。ProtoCompilerのデバッグ機能は、機能検証ソリューション Verification Compilerにも統合され、スタティック/フォーマル検証、シミュレーション、検証用IP、エミュレーション、プロトタイプ・ベース検証といった各検証工程に優れた可視化機能を提供する。

シノプシス　IP & システム担当副社長 John Koeter は、次のように述べている。「RTLが用意された時点からハードウェア/ソフトウェア統合作業に使用できるプロトタイプ完成までの間に、プロトタイプ開発エンジニアに与えられている期間は限られています。HAPSアーキテクチャを熟知したProtoCompilerを活用することにより、開発エンジニアは、優れたデバッグ機能と高速動作性能を併せ持つプロトタイプを短期間で作成することができるようになります。ProtoCompilerとHAPSを用いたハードウェア/ソフトウェア統合開発ソリューションは、プロトタイプ開発者に今までにないソリューションを提供し、既存のプロトタイプ開発手法を用いた場合よりも優れたプロトタイプ・システムを、より早い段階で用意できるようにすることに主眼を置いて開発されました」

提供開始時期と関連情報
HAPS-DX、HAPS-70システム向けProtoCompilerは、既に提供を開始している。HAPS-DXには、ProtoCompiler DXが含まれている。

ProtoCompilerついての詳細情報は下記より入手可能。

• ProtoCompiler: http://www.synopsys.com/protocompiler
• FPGAベース・プロトタイピング・メソドロジ・マニュアル: http://www.synopsys.com/FPMM
• FPGAベース・プロトタイピング・ブログ：http://blogs.synopsys.com/breakingthethreelaws/
• HAPS-70シリーズ: http://www.synopsys.com/haps70
• HAPS-DXシリーズ：http://www.synopsys.com/haps-dx