ニュースリリース - 2014年5月28日

シノプシスとTSMC、TSMC 16nm FinFETプロセスへのDesignWare IP対応で協業

TSMC 16nm FinFETプロセス・シリコンで実証済みの DesignWare USB 3.0 femtoPHY、Logic Library、Embedded MemoryでIPとプロセス・テクノロジの堅牢性を確保

概要

• TSMC 16nm FinFETプロセスで実証済みのIPにより、16nm FinFET Plus（16FF+）対応IPの開発が加速、SoCへの統合リスクを削減
  
• DesignWare Interface IP、Logic Library、Embedded Memory IPをTSMC 16FF+プロセスで開発中
  
• TSMC 16nm FinFETならびに16FF+プロセスにより、プレーナー型と比べて性能と消費電力効率が大幅に向上
  

2014年5月27日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、TSMC 16nm FinFETプロセスで実証済みの各種DesignWare IPを発表した。設計者に最先端のSoCデザイン向けIPを提供するために、シノプシスとTSMC社間で長年にわたり継続している協業関係を象徴するものである。DesignWare USB 3.0 femtoPHY IP、Logic Library、Embedded Memory IPのTSMC 16nm FinFETプロセスでのシリコン成功は、高品質なIPの提供を可能にする両社の深い専門技術の証左であり、これによって設計者は、開発リスクを抑えつつ必要な機能を組み込むことが可能になると同時に、TSMC 16FF+プロセス向けIPの活用に道を拓くものとなる。TSMC 16nm FinFETプロセスでSoCを開発中の設計者は、トランジスタ集積度を倍増させることができるため、TSMC 28nmプロセスと比べて消費電力を最大で55%削減したり、性能を最大で35%向上させるといったメリットを享受できる。

今回のTSMC 16nm FinFETプロセス向けDesignWare USB、Logic Library、Embedded Memory IPと組込みテスト/リペア・ソリューションであるDesignWare STAR Memory System、DesignWare STAR Hierarchical Systemの組み合わせにより、設計者は、性能/消費電力/面積の目標を達成しつつより多くの機能を最先端SoCに搭載することができるようになる。TSMC社は、STAR Memory Systemを同社の全ての16FF+テストチップ上のメモリーのテスト/リペア/診断に使用している。

FinFETデバイスの3次元構造は、トランジスタ製造に大きな変化をもたらすテクノロジであり、IPデザインにも大きな影響を与える。シノプシスは、TSMC社や先進の顧客企業各社との緊密な協業を通じて、IPデザインに必要な専門技術を蓄積し、IPアーキテクチャについての理解を深めてきた。シノプシスのFinFET IPソリューションは、プレーナー型トランジスタから16nm FinFETや16FF+などの3Dトランジスタへの移行を確かなものとする実証済みテクノロジである。また、シノプシスのTCADツールやマスク・シンセシス・ツールは、ファウンドリ各社によるFinFETプロセス開発にも使用されている。

TSMC社　デザイン・インフラ・マーケティング・シニアディレクタ　Suk Lee氏は次のように語っている。「当社はシノプシス社との長年にわたる協業を通じて、設計者の皆様に当社の様々なプロセス・テクノロジに対応した高品質なIPを数多くご提供してまいりました。当社の最先端16nm FinFETプロセス向けDesignWare Interface IP、Logic Library、Embedded Memory IPを開発するためのシノプシス社との協業は、両社の成功の歴史に新たな1ページを加えるものであるだけでなく、シノプシス社から両者共通のお客様へ、IP統合リスクを削減し量産開始までにかかる期間を短縮する16FF+プロセス向け高品質IPの提供開始を軌道に乗せるものです」

シノプシスのDesignWare USB IPは、3,000を超えるデザインに採用され、100以上のプロセス・テクノロジにポーティングされているため、設計者は所望のプロセス・テクノロジ対応した低消費電力・小面積IPをいち早く活用できる。DesignWare Logic Library、Embedded Memory IPは、可能な限りの低消費電力で最大性能を引き出すために最適化された多岐にわたるスタンダードセル・ライブラリと高速・高密度・低消費電力メモリーで構成されている。

またシノプシスは、メモリーのテスト/リペア/診断のためのDesignWare STAR Memory Systemと、SoC上の全てIPの統合とパターン・リユースのためのDesignWare STAR Hierarchical SystemもTSMC 16nm FinFETプロセス向けに最適化した。この階層テスト/リペア・ソリューションを活用することにより、設計者ならびにテスト・エンジニアは、テスト効率を向上させ、テストコストを削減し、テスト品質を向上させることができる。

シノプシス　IP&プロトタイピング　マーケティング担当副社長 John Koeter は次のように述べている。「TSMC社との緊密な協業を通じて、同社の最先端16nm FinFETプロセスでのシリコン実証済みIPの提供が可能となり、設計者の皆様は、より高性能より低消費電力のSoCを開発するためにFinFETテクノロジの活用を加速することが可能となりました。今回のDesignWare IP群のシリコン成功という成果、そして16nm FinFET向けIP開発を通じて得られたノウハウは、今後の16FF+向けIP開発計画に向けた強力な足がかりとなるものであり、設計者の皆様は、最先端プロセス・ノードで得られるメリットをフル活用し、差別化された製品をいち早く市場に投入できるようになります」

提供開始時期
TSMC 16nm FinFETプロセス対応のDesignWare USB 3.0 femtoPHY IP、Logic Library、Embedded Memory IP、STAR Memory System、STAR Hierarchical Systemは、既に提供を開始している。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル・コントローラIP/PHY/検証用IPからなる完全なインターフェイス (業界標準プロトコル) IP、アナログIP、組込みメモリー、ロジック・ライブラリ、プロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ・ソフトウェア、トランザクション・レベル・モデルそしてバーチャル・プラットフォームも提供している。また、FPGAベースのハードウェア・プロトタイピング・ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル・プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。

シノプシスについて
Synopsys, Inc. (Nasdaq上場コード:SNPS) は、グローバル・エレクトロニクス・マーケットでテクノロジ・イノベーションを展開している。そのソフトウェア製品、IP、技術サービスは、エンジニアが直面する設計/検証/システム開発/製造の課題の解決を支援しており、シノプシスは電子設計自動化 (EDA) ならびに設計資産 (IP) のリーディング・カンパニーとなっている。1986年の創業以来、世界中のエンジニアがシノプシスのテクノロジを使用して、何十億もの半導体やシステム機器を設計開発している。詳細な情報は、http://www.synopsys.co.jpより入手可能。