高効率の制御/信号処理ユニットを統合した新しいARC EM5DならびにEM7Dコアによりセンサー、音声、画像処理アプリケーションの電力消費を最小化
概要
2014年5月29日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、低消費電力組込みDSPアプリケーション向けに開発されたARC EM5Dならびに EM7DプロセッサからなるDesignWare ARC EM DSP Familyを発表した。これらのプロセッサは、高効率最適化が施されているARCv2 Instruction Set Architecture(ISA)にベクトル及び複素数、乗算・積和演算といった信号処理アルゴリズムを高速化するためのDSP命令セットを100以上追加したARCv2DSP ISAを実装している。ARC MetaWare Development Toolkit は、固定小数点データ・タイプと演算子オーバーロードによりC言語DSPプログラミングをサポートする。ARC EM DSPプロセッサは、RISCアーキテクチャのEMプロセッサ・ファミリーを基に開発されており、オーディオ、音声、センサーなどのデータの処理が必要な超低消費電力の常時動作機器(Always-on Device)に不可欠な効率的なリアルタイム制御機能とDSP性能を提供する。
センサリ社 ビジネス・デベロップメント担当副社長 Bernard Brafman氏は次のように語っている。「高品質なオーディオ/音声処理テクノロジが組み込まれたモバイル機器を求めるエンドユーザーの声はますます高まっており、これまでに無い低消費電力でRISC/DSP性能を発揮するハードウェア/ソフトウェア統合ソリューションが不可欠になっています。当社が業界をリードするTrulyHandsfreeTMテクノロジと、シノプシス社のARC EM DSPプロセッサを組み合わせることにより、両社共通のお客様各社では、性能やバッテリー持続時間を犠牲にすることなく最先端の音声処理機能を実装できるようになります」
ARC EM DSPプロセッサは、様々な制御/DSPアプリケーションをサポートできるよう性能/消費電力/面積の最適なバランスを実現できるプロセッシング・パイプラインを実装している。コアには、40-bit/72-bit 加算器と統合されたシングルサイクル32 x 32 MUL/MACユニットが搭載されている。また、フィルタリング/高速フーリエ変換(FFT)/その他の信号処理アルゴリズムの性能を向上させるため、除算、平方根での(Q31、Q15データ・タイプの)剰余のサポートに加え、飽和・丸め、非丸め演算命令の特徴を持っている。ベクター演算のサポートにより複数のデータ値ををシングルオペレーションで処理できるため、より効率の高いプロセッシングが可能となる。ARC EM5Dならびに EM7Dプロセッサは、非常に性能効率が高く、主要な40nm LPプロセス・テクノロジで実装してもわずか7マイクロワット/MHzの消費電力で動作するため、常時動作を必要とするInternet-of-Things(IoT)機器のボイス・アクティベーション(音声起動)システムに理想的なコアである。例えば、28nm HPMプロセスのARC EM5D上でセンサリ社のLow Power Sound Detectionテクノロジを実行した場合の同社のTrulyHandsfree Voice Controlソフトウェアの消費電力は4マイクロワット以下であり、極めてわずかな電力でボイス・アクティベーションを実行できるハードウェア/ソフトウェア統合ソリューションとなる。
他の全てのARCプロセッサ同様、EM DSPプロセッサは、非常にコンフィギュアビリティの高いアーキテクチャとなっているため、電力/面積効率 そしてDSP/RISC性能を最適なバランスで実現できるよう各インスタンスを調整できる。またARC Processor Extensions(APEX)テクノロジを活用することにより、設計者は独自命令を定義できるため、消費電力とメモリー容量を削減しつつ固有アプリケーションに必要な性能を高めるために、カスタム・ハードウェア・アクセラレータを統合することもできる。また、このARCプロセッサならではの高い拡張性により、メモリーやSoCペリフェラルをプロセッサに1クロック・サイクルでアクセスできるよう直接接続されているため、システム・レイテンシや面積を最小化できる。またARM® AMBA® 、AHBTM 、AHB-LiteTM やBVCIインターフェイスをネイティブサポートしているため、システム・スループットも向上する。単精度・倍精度(または両方)に対応したIEEE-754準拠の浮動小数点ユニットもオプションで提供している。
DesignWare ARC MetaWare Development Toolkit は、今回のEM DSPプロセッサも含めたARCプロセッサ・ファミリー向け組込みソフトウェアの開発/デバッグ/最適化を支援する完全なソリューションである。高効率アルゴリズム開発のための今回の新しいDSP命令をサポートする最新C/C++コンパイラもそのひとつである。また、固定小数点演算のDSPソフトウェア・ライブラリや、新しいDSP演算の高精度モデリング機能も搭載した命令精度シミュレータも含まれている。
シノプシス IP&プロトタイピング マーケティング担当副社長 John Koeter は次のように述べている。「音声による起動や動作に瞬時に反応できる機能が求められる多機能モバイル機器やIoT 機器が、マーケットで非常に急速に拡がりつつあります。こうした低消費電力機器のニーズに対応するためには、制御やDSPタスクを非常に高い効率で処理できるプロセッサをデザインに組み込まなければなりません。今回の新しいARC EM5Dならびに EM7Dプロセッサは、実績豊富なEMファミリーの機能を拡張し、急拡大を続けるこうした常時動作機器にとって理想的な低消費電力の信号処理機能を提供します」
提供開始時期
ARC EM5Dならびに EM7Dプロセッサは、7月に一般提供開始の予定である。関連する開発ツールは6月を予定している。
DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル・コントローラIP/PHY/検証用IPからなる完全なインターフェイス (業界標準プロトコル) IP、アナログIP、組込みメモリー、ロジック・ライブラリ、プロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ・ソフトウェア、トランザクション・レベル・モデルそしてバーチャル・プラットフォームも提供している。また、FPGAベースのハードウェア・プロトタイピング・ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル・プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。
シノプシスについて
Synopsys, Inc. (Nasdaq上場コード:SNPS) は、グローバル・エレクトロニクス・マーケットでテクノロジ・イノベーションを展開している。そのソフトウェア製品、IP、技術サービスは、エンジニアが直面する設計/検証/システム開発/製造の課題の解決を支援しており、シノプシスは電子設計自動化 (EDA) ならびに設計資産 (IP) のリーディング・カンパニーとなっている。1986年の創業以来、世界中のエンジニアがシノプシスのテクノロジを使用して、何十億もの半導体やシステム機器を設計開発している。詳細な情報は、http://www.synopsys.com/japanより入手可能。
# # #
Synopsysは、Synopsys, Inc.の登録商標です。
その他の商標や登録商標は、それぞれの所有者の知的財産です。
<お問い合わせ先>
日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941