ニュースリリース - 2014年6月4日

シノプシス、設計と検証の橋渡しをするVerification Compiler向けの次世代スタティック/フォーマル検証テクノロジを発表

新しいフォーマル検証、クロックドメイン・クロッシング・チェック、ローパワー・スタティック検証製品により、複雑なSoC検証に対応した従来比3～5倍の検証パフォーマンスと容量、使い易さ、最先端デバッグ機能を提供

概要

• Verification Compiler を構成する検証テクノロジとして、あるいはスタンドアローン・ツールとして使用できる次世代スタティック/フォーマル検証ソリューション
  
• 検証パフォーマンスと容量が3～5倍向上するため、最新のSoCデザイン検証の効率と実効性が向上
  
• 各種スタティック/フォーマル・テクノロジをシームレスに統合したソリューションが、業界最高レベルのテクノロジ、使い易さ、他に無いデバッグ機能、シノプシスのDesign Compiler ならびにIC Compiler のユースモデル（コマンド体系）やフローとの互換性を提供
  
• 新しいスタティック/フォーマル・データモデル、データベース・アーキテクチャ、検証エンジンにより、比類なき検証精度を実現。誤ったバイオレーション情報を大幅に削減し、検証生産性の向上と短期間での検証終了を実現
  

2014年6月3日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、包括的なフォーマル検証ソリューション VC Formal、最先端スタティック検証ソリューションのVC CDCならびにVC LPを発表した。バグをより早期に、より短時間で、より正確に特定し、迅速にルートコーズ解析を実行する次世代検証テクノロジにより、複雑なSoCの登場により増加している検証課題に対応する。VC Formal は、先進のプロパティ・チェック機能、シーケンシャル等価性チェック機能、コネクティビティ・チェック機能、フォーマル・カバレッジ解析機能を提供する。VC CDCは、RTL段階のSoC全体をチェックできるクロックドメイン・クロッシング（CDC）チェック機能を提供する。VC LPは、Unified Power Format（UPF）に基づいて最先端デザインのローパワー検証を実行する。そして、次世代データベースと検証エンジンにより、従来比3～5倍の検証パフォーマンスと容量を実現する。

Aquantia社　デジタルIC開発担当副社長　Darren Engelkemier 氏は次のように語っている。「当社は、クラウド・コンピューティング機器やデータセンター機器、エンタープライズ・インフラ機器向けの高速イーサネット接続ソリューションで業界をリードしていますが、当社が栄誉ある賞をいただいた28nmの10GBASE-T製品にとって、ローパワー設計は非常に重大なテーマでした。当社は、シノプシス社の次世代ローパワー・スタティック・チェック・テクノロジの早期適用企業の一社です。VC LPが提供してくれる検証性能、検証容量、使い易さによって、当社の非常に複雑なローパワー検証/デバッグ・プロセスを容易に実行することができました」

Oski Technology 社 北米担当ジェネラルマネージャー Prosenjit Chatterjee氏は次のように語っている。「SoCの複雑化に伴い、設計/検証チームは自社の検証能力を強化するために、これまで以上に各種スタティック/フォーマル検証テクノロジを活用する必要に迫られています。開発者は、検証作業にあたってこれまでずっと他のツールとのコマンド体系の問題や、デバッグの問題、検証性能と検証容量の限界などに悩まされてきました。シノプシス社は、こうした従来からの多くの問題点を解決する全てのソリューションを、高性能と大容量を実現するデータモデル、新しい解析/デバッグ能力を備えた単一の環境に統合してくれました」

この次世代スタティック/フォーマル検証テクノロジは、根本から新たに開発された検証技術であり、フォーマル検証、スタティック解析、シミュレーション、その他の検証技術を広範囲にわたってサポートし統合すべく開発されている。他に類を見ない各種検証技術の統合とインターオペラビリティの実現により、フォーマル検証を他のツールやテクノロジとの協調動作で実行できるため、バグをより短時間で、より正確に特定し、検証結果の誤りを削減し、迅速にルートコーズ解析を行うことができるようになる。また、新しいフォーマル/シミュレーション・カバレッジ・メトリクスをサポートしているため、検証終了までの見通しが向上する。

さらに、新しいデータモデルとデータベース・アーキテクチャにより検証パフォーマンスと容量が大幅に向上しているため、RTL段階のSoC全体をフラットにチェックでき、既存の検証ツールやテクノロジでは特定できなかったバグを発見できる。例えば、デザインの深部に潜むCDCリコンバージェンス・バグは、SoCデザイン全体の解析を行って初めて特定できるため、非常に大きな検証容量が必要になる。また、この次世代スタティック/フォーマル検証テクノロジは、あらゆるタイプのCDC同期化回路構造を明確にできる非常に高い検証柔軟性を提供し、これらの構造に潜む欠陥や不完全性を解析する比類なき検証性能を発揮する。さらに、設計者が慣れ親しんでいるDesign Compiler やIC Compilerのコマンド体系を扱えるため、ツールの使用方法に短期間で習熟でき、検証テクノロジ採用時の負担となっていた設計フローへの統合にかかる労力を軽減できる。そしてDesign Compiler やIC Compiler のセットアップ・スクリプトを使用して、ローパワー検証やCDCスタティック検証を迅速に立ち上げることができる。

シノプシス　ベリフィケーション・グループ　上級副社長兼ジェネラルマネージャー Manoj Gandhi は、次のように述べている。「当社は、今回の次世代スタティック/フォーマル検証テクノロジの開発にあたって、多数に上るお客様各社と緊密に協業して参りました。複雑なSoCの検証課題に的確に対処するには不可欠なプロセスだからです。多岐にわたるデザインの検証で実証済みの優れたスタティック/フォーマル検証ソリューションを設計者の皆様にお届けするため、当社はVerification Compiler の主要構成要素となるこれらの最先端テクノロジの開発に、過去数年にわたって巨額の投資を行ってまいりました」

提供開始時期
VC LPは、2014年6月9日に一般提供開始を予定している。VC Formal ならびにVC CDCは、2014年6月9日に限定顧客向けに提供開始を予定している。これらの次世代スタティック/フォーマル検証テクノロジを組み込んだVerification Compilerは、現在限定顧客向けに提供を開始しており、一般提供は2014年12月を予定している。

シノプシスについて
Synopsys, Inc. (Nasdaq上場コード:SNPS) は、グローバル・エレクトロニクス・マーケットでテクノロジ・イノベーションを展開している。そのソフトウェア製品、IP、技術サービスは、エンジニアが直面する設計/検証/システム開発/製造の課題の解決を支援しており、シノプシスは電子設計自動化 (EDA) ならびに設計資産 (IP) のリーディング・カンパニーとなっている。1986年の創業以来、世界中のエンジニアがシノプシスのテクノロジを使用して、何十億もの半導体やシステム機器を設計開発している。詳細な情報は、http://www.synopsys.com/japan より入手可能。