ニュースリリース - 2014年7月9日

シノプシス、Automotive Grade 0対応IC向けにDesignWare NVM IPの面積を75%削減

より高速なプログラミング時間により、AEC-Q100規格品質を犠牲にすることなくNVMテスト時間を1/3に短縮する新しいTrim NVM IP

概要

• 既存のプログラマブルNVM （Non-Volatile Memory）IP比で面積を75%削減した高電圧プロセス向けDesignWare AEON Trim NVM IPにより、車載向けの高信頼性ICのコストとサイズを削減
  
• AEC-Q100規格で最も厳しい温度耐性が要求されるGrade 0（-40℃～150℃）に対応
  
• 高速プログラミングと特別なテストモードにより、他のIPソリューションと比べてNVMテスト時間を1/3に短縮
  
• データ保持期間15年以上に対応したプログラマブルNVMにより、車載/工業機器の安全基準を満たすデータ安定性の確保を支援
  

2014年7月8日 カリフォルニア州マウンテンビュー発 -半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、高電圧プロセス向けDesignWare AEON Trim NVM IPを発表した。このIPは、他のNVM IPソリューションよりも面積が75%削減されているため、車載向けICのコストとサイズを低減できる。マスクやプロセス・ステップを追加することなく180nm 5V CMOS ならびにバイポーラCMOS DMOS (BCD)プロセスに実装でき、Grade 0基準が要求する広い温度範囲での正常動作をサポートするだけでなく、AEC-Q100基準を凌ぐ品質を確保している。また、これまで以上に高速でプログラミングできるためNVMテスト時間を1/3に短縮でき、車載/工業機器向けICの設計者は、製造テストにかかる時間を短縮しテストコストも最小化できる。

ZMDI社　グローバル・ストラテジック・クオリティ担当上級副社長 Michael J. Ohletz博士は次のように語っている。「当社の堅牢なAEC-Q100認証ICは、最先端のセンサー信号調整機能とコンフィギュアビリティを提供していますが、DesignWare AEON Trim NVM IPと組み合わせることにより、最小限の面積とテスト時間で、長期にわたるデータ保持期間と高い信頼性を確保できます。条件が過酷な自動車機構での正常動作に耐えうるコンポーネントが必要な設計者は、15年以上もの長期間にわたって極めて重要な安全機能を確実に提供できる実証済みのIPソリューションを求めておられます。当社がシノプシス社のNVM IPを選んだのは、それが当社の厳格な仕様を満たしており、また両社が高信頼性/高品質な製品の開発に向けたコミットメントを共有しているからです」

車載ICマーケットの成長に伴い、設計者は、最小サイズのICに、なお一層のサイズ/コスト削減を目指しつつ、自動車機構内部の極限状況にも耐えうる品質と信頼性を確保する必要に迫られている。高電圧プロセス向けDesignWare AEON Trim NVM IPが提供するGrade 0対応と15年以上のデータ保持機能により、設計者は、これまで以上に過酷で安全基準の厳しい環境で動作する機器向けのICの開発が可能になる。

高電圧プロセス向けDesignWare AEON Trim NVM IPには、特別なテストモードが組み込まれているため、プログラミング速度が向上し、テストコストとテスト時間を最大で1/3に削減できる。例えば、バルク・モードを使用することにより、設計者は短時間かつ一回の作業でメモリーアレイ全体をプログラミングできる。また、温度による影響をエミュレートするテスト・コンディションとテスト・リミットを選択することが可能で、全ての温度範囲をくまなくテストする必要性を除外できる。

シノプシス　IP&プロトタイピング　マーケティング担当副社長 John Koeterは次のように述べている。「NVM IPプロバイダに対して、より少ない面積ならびにテスト時間と、Grade 0の温度耐性やAEC-Q100規格への対応を求める車載向けIC設計者の声は高まる一方です。当社のDesignWare AEON Trim NVM IPは、あらゆる面でこれらの期待に応え、あるいはそれ以上の品質を提供します。DesignWare NVM IPを組み込んだICは毎年5億以上出荷されており、こうした実績に裏づけされた当社の高品質なIPにより、設計者の皆様は、より小さく、より安価で、より高性能なICを求める業界ニーズに応えていくことが可能となっているのです」

提供可能時期
高電圧プロセス向けDesignWare AEON Trim NVM IPは、主要な180nm 5V CMOS ならびにBCDプロセス向けにすでに提供を開始している。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル・コントローラIP/PHY/次世代検証用IPからなる完全なインターフェイス（業界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック・ライブラリ、プロセッサ・コアならびにサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ・ソフトウェア、トランザクション・レベル・モデルそしてバーチャル・プラットフォームも提供している。また、FPGAベースのハードウェア・プロトタイピング・ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル・プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。

シノプシスについて
Synopsys, Inc. (Nasdaq上場コード:SNPS) は、グローバル・エレクトロニクス・マーケットでテクノロジ・イノベーションを展開している。そのソフトウェア製品、IP、技術サービスは、エンジニアが直面する設計/検証/システム開発/製造の課題の解決を支援しており、シノプシスは電子設計自動化 (EDA) ならびに設計資産 (IP) のリーディング・カンパニーとなっている。1986年の創業以来、世界中のエンジニアがシノプシスのテクノロジを使用して、何十億もの半導体やシステム機器を設計開発している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。