ニュースリリース - 2015年9月10日

ルネサス、車載機器向けICの開発にシノプシスのDesign Compiler Graphicalを活用

より高性能かつ小面積のデザインを実現

概要

• ルネサスが、同社のIC 設計にDesign Compiler Graphical を活用
  
• 配線混雑の削減により優れたタイミング性能と小面積を実現
  
• 論理合成段階での配線混雑緩和機能と、IC Compiler による配線結果との高い相関性により、設計期間を短縮
  

2015年9月9日 カリフォルニア州マウンテンビュー発 – シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、高度な信頼性と安全性をもつ車載機器向けIC製品のリーディング・カンパニーであるルネサスエレクトロニクス株式会社（以下、ルネサス社）が、論理合成ソリューションDesign Compiler Graphical を採用していることを発表した。消費電力と面積を削減しつつより高い性能を持つIC の開発は、超低消費電力と高性能のバランスが取れた多様な製品を提供するルネサス社にとって非常に重要な設計目標である。その達成のため、同社はDesign Compiler Graphical とIC Compiler を組み合わせた設計フローを採用している。

ルネサスシステムデザイン株式会社　第一要素技術事業部　デザインオートメーション部　部長　加賀谷達次氏は次のように語っている。「お客様がIC製品の採用を決定される際、革新的なインフォテイメント機能や安全性を提供できることが重要なポイントとなっており、当社が提供する低消費電力・高性能なIC製品への期待が高まっています。Design Compiler Graphical とIC Compiler を併用することによって、セル面積を削減し配線混雑を大幅に緩和できるため、より小さく、より高性能な製品を実現することが可能となります。当社では、40nmプロセスのIC開発にDesign Compiler Graphical を幅広く使用しています。」

Design Compiler Graphical は、全てのプロセス・ノードで、性能、面積、消費電力、配線混雑といった困難な設計課題を解決する。Design Compiler Graphical を使用すれば、配線が過密になっている回路部分をビジュアルに確認でき、最適化の自動実行によりこうした過密状態を最小化することができる。さらに新しいモノトニック最適化機能により、タイミング品質を犠牲にすることなく、チップ面積とリーク電流を平均20% 削減することができる。また、配置配線ソリューションのIC Compiler ならびにIC Compiler IIと共通のフィジカル設計テクノロジを搭載しているため、論理合成工程と、その後の配置配線工程との間で、タイミング性能/面積/消費電力/配線性の相関性が非常に高くなり、設計のやり直しを削減でき、開発期間を短縮できる。

シノプシス　デザイン・グループ　マーケティング担当副社長　Bijan Kiani は次のように述べている。「ルネサス様が提供している車載機器向けIC ソリューション分野では、高性能、低消費電力、低コストの追求が非常に重要な課題となっています。Design Compiler Graphical の最先端の最適化テクノロジ、そしてIC Compiler との緊密な統合フローにより、ルネサス様ならではの高性能な製品を短期間で市場に送り出すことが可能となっています」

シノプシスについて 
Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・テストの分野でもCoverityソリューションで業界をリードしており、世界第16位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。