Galaxyデザイン・プラットフォームのデジタル / サインオフ / カスタム設計ツールを認証
概要
2016年9月19日 カリフォルニア州マウンテンビュー発 – シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、TSMC 社が、同社の7nm FinFET テクノロジにシノプシスのデジタル / サインオフ / カスタム設計ツール群が対応したことを認証したと発表した。同社の7nm テクノロジを早期適用した企業数社によるデザインが現在進行中であり、今回の認証によって、両社共通の顧客企業では、IC Compiler IIを用いて最先端のテクノロジ・ノードのメリットを最大限活用することが可能となる。
TSMC 7nm プロセスで可能となる超低電圧動作をサポートするため、Galaxy デザイン・プラットフォームは、LibertyTM Variation Format(LVF)で定義されたパラメトリック・オンチップ・バリエーション(POCV)テクノロジや、(最先端ノードでの波形の歪みを正確にモデル化する)最先端・波形伝播(AWP)テクノロジといった主要な要件に対応している。またGalaxy デザイン・プラットフォームは、フルカラーの7nm プロセスSoC のあらゆる設計段階で求められるデザイン・ルールや要件(カットメタル考慮や信頼性など)に対応していることが実証されている。これらの7nm 認証済みツールは、配線ルール、フィジカル検証ランセット、サインオフ精度の抽出テクノロジ・ファイル、SPICE との相関性を保持したスタティスティカル・タイミング解析機能、7nm FinFET プロセス対応のiPDK を提供する。
シノプシス デザイン・グループ プロダクト・マーケティング担当副社長 Bijan Kiani は次のように述べている。「IC Compiler IIをはじめとするGalaxy デザイン・プラットフォーム・ツール群のTSMC 社 7nm テクノロジ・サポートに向けた今回の協業により、この最新のプロセスの活用に必要な要件に対応できるようになりました。両社共通のお客様は、Galaxy デザイン・プラットフォームを用いて7nm デザインを進めることにより、結果品質の向上と設計期間の短縮を達成できます」
TSMC 社 デザイン・インフラストラクチャ・マーケティング担当 シニア・ディレクター Suk Lee 氏は次のように語っている。「シノプシス社とは、FinFET プロセスで長年に渡って協業を進めています。今回の認証の結果、当社の7nmテクノロジの早期適用企業様におかれましては、Galaxy デザイン・プラットフォームの各種ツール群をご利用いただけるようになりました」
TSMC 16FFC プロセス認証を取得したツール群は以下のとおり。
シノプシスについて
Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15 位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。
# # #
Synopsysは、Synopsys, Inc.の登録商標です。
その他の商標や登録商標は、それぞれの所有者の知的財産です。
<お問い合わせ先>
日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941