ニュースリリース - 2017年2月22日

結果品質の基準を高めたIC Compiler II 最新バージョン

Graphcore 社が、機械学習プロセッサの開発でIC Compiler II を採用

概要

• 最新バージョンに搭載された設計テクノロジにより、面積を5%、消費電力を20% まで削減、タイミング性能を5% 改善という優れた結果品質を実現。設計結果品質におけるIC Compiler II の技術的優位性がより強固なものに。
  
• SoC 開発企業の上位20 社中19 社が配置配線ソリューションとしてIC Compiler II を採用。IC Compiler II のリーダーシップが継続。
  
• IC Compiler II が提供する優れた結果品質により、Graphcore 社では、超大規模で高性能な機械学習プロセッサの16FF プロセス設計を実現。
  

2017年2月21日 カリフォルニア州マウンテンビュー発 – シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、フラッグシップ・ソリューションである配置配線ツール IC Compiler^TM II の最新バージョンの提供開始を発表した。IC Compiler II の技術革新の勢いはとどまることを知らず、100 社以上のユーザー企業の250 を越す商用デザインを実現しており、数千種ものフィジカル・ブロックの設計を成功に導いた実績を持っている。今回の最新バージョンには、性能要件の厳しいデザインで優れた設計結果品質を達成し、開発期間を短縮するための各種の重要機能が搭載されている。

セル配置の自動クラスタリング、先進の論理再構成テクノロジ、アナリティカル・クロック / データ同時最適化機能、消費電力最適化のための新アルゴリズムなどにより、この最新バージョンでは、タイミング性能を5% 改善し、面積を5%、消費電力を20% まで削減することができる。この抜きん出た配置配線テクノロジにより、IC Compiler II は、英国に本社を置く人工知能チップのスタートアップ Graphcore 社のインプリメンテーション・プラットフォームとして採用されることとなり、同社の超大規模で高性能な機械学習プロセッサの設計に用いられている。

Graphcore 社　CEO　Simon Knowles 氏は、次のように語っている。「当社は、Intelligent Processor Unit（IPU）という、全く新しいタイプのプロセッサを開発しています。このプロセッサにより、機械学習機能を持つ製品やサービスの開発を加速することができます。非常に大規模なデザインをゼロから開発する場合、設計フローを通じて結果品質の予測性を維持し、かつ短期間で開発を進めることが成功への鍵を握ります。IC Compiler II が提供してくれるパワフルな設計インフラと高度なテクノロジは、当社の設計目標達成と開発期間短縮を可能にしてくれます」

IC Compiler II の最新バージョンには、最先端のプロセス・ノードへの対応だけでなく、結果品質向上と開発期間短縮に大きく貢献する新しい設計テクノロジが搭載されている。IC Compiler II が提供してきたクロック / データ同時最適化機能は、高い性能が求められるチップ設計の鍵を握るテクノロジであるが、実行時間の増加を最小限に抑えてタイミング / 消費電力 / 面積のトレードオフを行うソルバーベースの新しいマルチ・オブジェクティブ・エンジンにより大幅に機能が向上しており、消費電力削減に特化した新しいテクノロジも活用している。また最新バージョンには、配線工程の前後で大きな効果を発揮するいくつかの最適化テクノロジも搭載されている。例えば配線前段階では、改善されたグローバル配線ベース最適化テクノロジが機能して、配線の前後でのタイミング相関性が大幅に向上し、タイミング結果自体も向上する。さらに、多分岐（high-fanout）ネットにバッファ自動挿入を行う最先端機能により、最高難度のデザインにおいても結果品質を向上させることができる。配線後では、パスベース解析による最適化機能と、先進のリーク電流最適化機能の2つの新テクノロジを活用して、より高品質な最適化を実行することができる。

結果品質の改善だけでなく、開発期間短縮に寄与する新しいテクノロジも搭載されている。例えば、セル配置の自動クラスタリング機能により、最初の配置作業でより最適化レベルの高いデザインを生成できるため、その後の設計フェーズでの配置修正を最小限に抑えることができ、最良の配置結果を得られるまでに要する期間を削減することができる。他の例としては、最大限のセル使用率での配置をツールが自動決定するテクノロジがある。これにより、配置プロセスでのセル間隔調整を自動化できるため設計生産性が大幅に向上し、最善の配線長、タイミング、配線密度を実現することができる。

シノプシス　デザイングループ　上級副社長 兼 共同ジェネラルマネージャー　Sassine Ghazi は、次のように述べている。「IC Compiler II は、瞬く間に高性能デザインのための配置配線ソリューションとしての地位を確立しました。Graphcore 様のような革新的な技術開発企業でご採用いただいた事実は、IC Compiler II の勢いが継続していることの証左です。IC Compiler II 最新バージョンでは、非常に高い性能が求められるデザインで非常に高い設計結果品質を短期間で実現することに重点を置いて、主要なテクノロジ・エンハンスメントを施しました。お客様各社では、より高度な差別化がなされた製品を、より短期間で市場投入できるようになります」

シノプシスについて 
Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15 位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。