モバイル機器向け高性能SoCのリーク電流と面積を削減するDesignWare IP
概要
2017年3月15日 カリフォルニア州マウンテンビュー発 – シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、TSMC 12FFCプロセス対応のDesignWareインターフェイス/アナログ/ファウンデーションIPの開発でTSMC社と協業中であることを発表した。TSMC社の最新のローパワー・プロセスに対応した幅広いIPの提供により、設計者は、新しいプロセスで可能となるリーク電流/面積の削減メリットを最大限活用できるようになる。シノプシスとTSMC社は、最先端プロセスに対応したIPの開発で過去20年以上に渡って協業を継続しており、現在は7nmに至る各種プロセス・テクノロジに対応できる強力なIP群の開発を目指している。TSMC 12FFCプロセス対応のDesignWare IPにより、設計者は、logic libraries、embedded memories、embedded test and repair、USB 3.1/3.0/2.0、USB-C 3.1/DisplayPort 1.3、DDR4/3, LPDDR4X、PCI Express® 4.0/3.1/2.1、HDMI 2.0、MIPI M-PHY and D-PHY、data converter IPを組み込んだモバイル機器向けSoCの開発にかかる期間を短縮できるようになる。
TSMC社 デザイン・インフラストラクチャ・マーケティング担当 シニア・ディレクター Suk Lee氏は次のように語っている。「当社とシノプシス社には、当社の最先端FinFETプロセスに対応した多岐にわたる高品質IPを設計者の皆様にお届けしてきた長い歴史があります。シノプシス社は、当社の最新の12FFCプロセスに対応したIPの開発を通じて、設計者の皆様がSoCのリーク電流とトータル・コストを低減するための手段を提供しています」
シノプシス IPマーケティング担当副社長 John Koeterは次のように述べている。「SoCには最先端機能をより多く搭載することが常に求められており、設計者の皆様は、高性能/低消費電力/小面積の目標を満たしたSoC開発に取り組み続けなければなりません。12FFCプロセスに対応した多岐にわたるIPの開発に向けた当社とTSMC社の協業を通じて、設計者の皆様は、こうした設計目標を達成して、より短期間で市場投入するために必要な高品質かつ実証済みIPソリューションをいち早く活用できるようになります」
提供可能時期
TSMC 12FFCプロセス対応のDesignWare IP(USB 2.0/3.0/3.1/Type-C、DisplayPort、PCI Express 4.0/3.0/2.0、MIPI D-PHY/M-PHY、25G Ethernet、HDMI 2.0、DDR4/3、LPDDR4X、12ビット・データコンバータ)は、2017年第三4半期の提供開始を予定している。
シノプシスについて
Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。
# # #
Synopsysは、Synopsys, Inc.の登録商標です。
その他の商標や登録商標は、それぞれの所有者の知的財産です。
<お問い合わせ先>
日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941